-
公开(公告)号：CN100435354C
公开(公告)日：2008-11-19
申请号：CN02813295.5
申请日：2002-07-22
Applicant: 株式会社瑞萨科技 , 日立超大规模集成电路系统株式会社
IPC: H01L29/788 , H01L29/792 , H01L27/115 , H01L21/8247
CPC classification number: G11C16/26 , G11C5/025 , G11C8/08 , G11C16/04 , G11C16/0425 , G11C16/0433 , G11C16/08 , G11C16/24 , G11C16/30 , H01L21/28 , H01L21/28273 , H01L27/105 , H01L27/115 , H01L27/11521 , H01L27/11526 , H01L27/11546 , H01L29/42328 , H01L29/42332 , H01L29/4234 , H01L29/66825 , H01L29/7885 , H01L29/792
Abstract: 一种半导体器件包括多个非易失存储单元(1)，各个非易失存储单元包含用于信息储存的MOS型第一晶体管区(3)以及对第一晶体管区进行选择的MOS型第二晶体管区(4)。第二晶体管区具有连接到位线的位线电极(16)以及连接到控制栅控制线的控制栅电极(18)。第一晶体管区具有连接到源线的源线电极(10)、连接到存储器栅控制线的存储器栅电极(14)、以及设置在存储器栅电极正下方的电荷储存区(11)。第二晶体管区的栅承受电压低于第一晶体管区的栅承受电压。假设第二晶体管区的栅绝缘膜的厚度被定义为tc，且第一晶体管区的栅绝缘膜的厚度被定义为tm时，则它们具有tc＜tm的关系。
-
公开(公告)号：CN1524297A
公开(公告)日：2004-08-25
申请号：CN02813295.5
申请日：2002-07-22
Applicant: 株式会社瑞萨科技 , 日立超大规模集成电路系统株式会社
IPC: H01L29/788 , H01L29/792 , H01L27/115 , H01L21/8247
CPC classification number: G11C16/26 , G11C5/025 , G11C8/08 , G11C16/04 , G11C16/0425 , G11C16/0433 , G11C16/08 , G11C16/24 , G11C16/30 , H01L21/28 , H01L21/28273 , H01L27/105 , H01L27/115 , H01L27/11521 , H01L27/11526 , H01L27/11546 , H01L29/42328 , H01L29/42332 , H01L29/4234 , H01L29/66825 , H01L29/7885 , H01L29/792
Abstract: 一种半导体器件包括多个非易失存储单元(1)，各个非易失存储单元包含用于信息储存的MOS型第一晶体管区(3)以及对第一晶体管区进行选择的MOS型第二晶体管区(4)。第二晶体管区具有连接到位线的位线电极(16)以及连接到控制栅控制线的控制栅电极(18)。第一晶体管区具有连接到源线的源线电极(10)、连接到存储器栅控制线的存储器栅电极(14)、以及设置在存储器栅电极正下方的电荷储存区(11)。第二晶体管区的栅承受电压低于第一晶体管区的栅承受电压。假设第二晶体管区的栅绝缘膜的厚度被定义为tc，且第一晶体管区的栅绝缘膜的厚度被定义为tm时，则它们具有tc＜tm的关系。
-
公开(公告)号：CN100452627C
公开(公告)日：2009-01-14
申请号：CN200410087950.9
申请日：2004-10-27
Applicant: 株式会社瑞萨科技
CPC classification number: G05F3/242 , H01L2224/16145 , H01L2224/32245 , H01L2224/48137 , H01L2224/4826 , H01L2224/73215 , Y10T307/76 , H01L2924/00
Abstract: 在打开电源时与降压动作有关的电源噪声升高的发生受到了抑制。降压单元具备开关电容器型降压电路和串联稳压器型降压电路，并且所述降压电路的下降电压输出端子共同连接。两个降压电路的下降电压输出端子的共同连接使两者的并行驱动、其中任一个的选择性驱动或两者的相继驱动成为可能。在相继驱动中，即使在首先驱动串联稳压器型降压电路之后驱动开关电容器型降压电路以向负载提供下降电压，所述开关电容器型降压电路也只需要补偿因为负载造成的放电，从而能够将电容器的充电电流的峰值保持很低。当启动开关电容器型降压电路的工作时不会发生大的冲击电流，并抑制了噪声的出现。
-
公开(公告)号：CN100498639C
公开(公告)日：2009-06-10
申请号：CN200480038875.5
申请日：2004-12-02
Applicant: 株式会社瑞萨科技
IPC: G05F3/30
CPC classification number: G05F3/30
Abstract: 第一电流流过第一晶体管的发射极，而电流密度大于第一电流的第二电流流过第二晶体管的发射极。第一和第二晶体管之间的基极-发射极电压差被施加到第一电阻器上，从而提供恒定电流。第二电阻器被安置在电路的地电位一侧，且与第一电阻器串联连接。第三和第四电阻器被安置在第一和第二晶体管各自的集电极与电源电压之间。第一和第二晶体管的集电极电压被施加到CMOS差分放大电路，从而提供输出电压。此输出电压被施加到第一和第二晶体管的共通基极。
-
公开(公告)号：CN1991659A
公开(公告)日：2007-07-04
申请号：CN200610172708.0
申请日：2006-12-28
Applicant: 株式会社瑞萨科技
CPC classification number: H03K17/22 , H03K17/163
Abstract: 一种半导体集成电路，为了以高精度设置在“开启”电源时在电源开关电路中流动的冲流值，给LSI的内部电路Int_Cir输送来自电源开关电路PSWC的调节器VReg的输出晶体管MP1的内部源电压Vint。电源开关电路PSWC包括控制电路CNTRLR和起动电路STC。在“开启”电源之后的初始阶段Tint期间，起动电路STC控制输出晶体管MP1和减少初级冲流，从而输出晶体管MP1的输出电流Isup可以代表随着时间流逝的大致恒定增量。将由于受起动电路STC控制的输出电流Isup对负载电容C的充电导致的内部电流电压和来自调节器VReg的电流电压Vint之间的差异ΔV设置在预定限度内，从而减少二次冲流。
-
Patent Agency Ranking
公开(公告)号：CN101373635A
公开(公告)日：2009-02-25
申请号：CN200810166448.5
申请日：2002-07-22
Applicant: 株式会社瑞萨科技
IPC: G11C16/04
CPC classification number: G11C16/26 , G11C5/025 , G11C8/08 , G11C16/04 , G11C16/0425 , G11C16/0433 , G11C16/08 , G11C16/24 , G11C16/30 , H01L21/28 , H01L21/28273 , H01L27/105 , H01L27/115 , H01L27/11521 , H01L27/11526 , H01L27/11546 , H01L29/42328 , H01L29/42332 , H01L29/4234 , H01L29/66825 , H01L29/7885 , H01L29/792
Abstract: 一种半导体器件包括多个非易失存储单元(1)，各个非易失存储单元包含用于信息储存的MOS型第一晶体管区(3)以及对第一晶体管区进行选择的MOS型第二晶体管区(4)。第二晶体管区具有连接到位线的位线电极(16)以及连接到控制栅控制线的控制栅电极(18)。第一晶体管区具有连接到源线的源线电极(10)、连接到存储器栅控制线的存储器栅电极(14)、以及设置在存储器栅电极正下方的电荷储存区(11)。第二晶体管区的栅承受电压低于第一晶体管区的栅承受电压。假设第二晶体管区的栅绝缘膜的厚度被定义为tc，且第一晶体管区的栅绝缘膜的厚度被定义为tm时，则它们具有tc＜tm的关系。
-
公开(公告)号：CN100459127C
公开(公告)日：2009-02-04
申请号：CN200410085597.0
申请日：2004-10-15
Applicant: 株式会社瑞萨科技
IPC: H01L27/02
Abstract: 鉴于在不增加安装到半导体集成电路上的电压产生电路中芯片占据面积的情况下而控制输入电源时的过冲，内部电压产生电路包括利用从外部输送的第一电压产生第二电压的电压产生电路和用于产生对应于第二电压的第三电压的输出缓冲器。第三电压用做内部电路的工作电源。而且，还提供用于使第二电压的输出节点导通到预定电位的第一开关和用于响应第一电压的输入而接通第一开关一预定时间周期的控制电路。输出缓冲器的输出端不被箝位，而是在前级的电压产生电路的输出被箝位到预定电压。与输出缓冲器的输出晶体管相比，用于箝位电压的第一开关的晶体管显著减小了尺寸。相应地，没有扩大芯片占据面积。
-
公开(公告)号：CN1898620A
公开(公告)日：2007-01-17
申请号：CN200480038875.5
申请日：2004-12-02
Applicant: 株式会社瑞萨科技
IPC: G05F3/30
CPC classification number: G05F3/30
Abstract: 第一电流流过第一晶体管的发射极，而电流密度大于第一电流的第二电流流过第二晶体管的发射极。第一和第二晶体管之间的基极－发射极电压差被施加到第一电阻器上，从而提供恒定电流。第二电阻器被安置在电路的地电位一侧，且与第一电阻器串联连接。第三和第四电阻器被安置在第一和第二晶体管各自的集电极与电源电压之间。第一和第二晶体管的集电极电压被施加到CMOS差分放大电路，从而提供输出电压。此输出电压被施加到第一和第二晶体管的共通基极。
-
公开(公告)号：CN1617338A
公开(公告)日：2005-05-18
申请号：CN200410085597.0
申请日：2004-10-15
IPC: H01L27/02
Abstract: 鉴于在不增加安装到半导体集成电路上的电压产生电路中芯片占据面积的情况下而控制输入电源时的过冲，内部电压产生电路包括利用从外部输送的第一电压产生第二电压的电压产生电路和用于产生对应于第二电压的第三电压的输出缓冲器。第三电压用做内部电路的工作电源。而且，还提供用于使第二电压的输出节点导通到预定电位的第一开关和用于响应第一电压的输入而接通第一开关一预定时间周期的控制电路。输出缓冲器的输出端不被箝位，而是在前级的电压产生电路的输出被箝位到预定电压。与输出缓冲器的输出晶体管相比，用于箝位电压的第一开关的晶体管显著减小了尺寸。相应地，没有扩大芯片占据面积。
-
公开(公告)号：CN1794334A
公开(公告)日：2006-06-28
申请号：CN200510132360.8
申请日：2005-12-21
Applicant: 株式会社瑞萨科技
CPC classification number: G09G3/3696 , G09G3/3674 , G09G3/3685
Abstract: 在形成为具有电源电路的半导体集成电路的液晶驱动控制器中，该电源电路包括升压电路并且驱动TFT液晶面板的源极线和栅极线，在该液晶驱动控制器中，减小外部电容性元件的数量和用来连接外部电容性元件的外部端子的数量，由此降低芯片和其上安装该芯片的电子设备的尺寸和成本。作为用来产生用于驱动在其中具有包括升压电路的电源电路的液晶控制器中的TFT液晶面板的源极线的电压的升压电路，使用具有外部电容性元件的升压电路。另一方面，作为用来产生用于驱动栅极线的电压的升压电路，使用具有内置(片上)电容性元件的电荷泵。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.03 seconds)
