-
公开(公告)号：CN101131970A
公开(公告)日：2008-02-27
申请号：CN200710161946.6
申请日：2003-05-30
Applicant: 富士通株式会社
CPC classification number: H01L2224/04042 , H01L2224/04105 , H01L2224/19 , H01L2224/24 , H01L2224/24137 , H01L2224/24145 , H01L2224/24155 , H01L2224/24195 , H01L2224/24226 , H01L2224/24227 , H01L2224/32145 , H01L2224/32225 , H01L2224/48227 , H01L2224/73267 , H01L2224/92224 , H01L2924/01006 , H01L2924/014 , H01L2924/10253 , H01L2924/12044 , H01L2924/15311 , H01L2924/18162 , H01L2924/00 , H01L2924/00012
Abstract: 本申请公开了一种半导体器件及其制造方法。在该半导体器件中，当半导体芯片并列地排列时，多个半导体芯片的每一个的电路形成面可以容易地置于齐平的平面上，由此简化了形成重排布线的工艺。半导体芯片借助粘结剂层以两维布局安装在基板上。树脂层形成在基板上并位于半导体元件周围，树脂层的厚度基本上与半导体元件的厚度相同。有机绝缘层形成在树脂层表面以及半导体元件的电路形成面上。重排布线层形成在有机绝缘层以及半导体芯片的电极上。外部连接端子通过重排布线层中的布线电连接到半导体元件的电路形成面。
-
公开(公告)号：CN101019228A
公开(公告)日：2007-08-15
申请号：CN200480043991.6
申请日：2004-09-17
Applicant: 富士通株式会社
IPC: H01L23/12
CPC classification number: H01L23/49827 , H01L23/13 , H01L23/3128 , H01L23/49816 , H01L23/50 , H01L23/5384 , H01L23/5386 , H01L24/48 , H01L24/49 , H01L24/73 , H01L24/81 , H01L24/85 , H01L24/91 , H01L24/97 , H01L25/0652 , H01L25/18 , H01L2224/0401 , H01L2224/05554 , H01L2224/06135 , H01L2224/16145 , H01L2224/16225 , H01L2224/274 , H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/4824 , H01L2224/48465 , H01L2224/49171 , H01L2224/73204 , H01L2224/73207 , H01L2224/73215 , H01L2224/73265 , H01L2224/81801 , H01L2224/85 , H01L2224/97 , H01L2924/00014 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01029 , H01L2924/01033 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/12041 , H01L2924/15162 , H01L2924/15311 , H01L2924/181 , H01L2924/19041 , H01L2924/19104 , H01L2924/30105 , H01L2924/00 , H01L2924/00012 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 本发明涉及一种装载在支撑基板上的半导体元件及其制造方法，而且提供如下的半导体器件及其制造方法：在上述半导体元件中被选择的外部连接用电极焊盘，经由设置在上述支撑基板上的开口或切口而导出到上述支撑基板的另一侧主面，与配置在上述支撑基板的另一侧主面上的配线层电连接，并且涉及可使半导体器件更小型化的结构及其制造方法。
-
公开(公告)号：CN100468716C
公开(公告)日：2009-03-11
申请号：CN02151866.1
申请日：2002-12-13
Applicant: 富士通株式会社
CPC classification number: H01L27/08 , H01F17/0006 , H01F17/0013 , H01F27/292 , H01F27/362 , H01L23/5227 , H01L23/552 , H01L23/66 , H01L28/10 , H01L2224/05001 , H01L2224/05008 , H01L2224/05011 , H01L2224/05022 , H01L2224/05024 , H01L2224/16 , H01L2924/01078 , H01L2924/3011 , H01L2924/3025
Abstract: 本发明实现了最小化的电子器件，并在最小化时能保持其高可靠性。为此，该电子器件具有电子电路，包括：具有其上形成一部分电子电路的电路形成表面的衬底；形成在电路形成表面上的聚酰亚胺层；以及构成另一部分电子电路的螺旋形电感器，由聚酰亚胺层上的图形形成。
-
公开(公告)号：CN100435334C
公开(公告)日：2008-11-19
申请号：CN03138174.X
申请日：2003-05-30
Applicant: 富士通株式会社
CPC classification number: H01L25/0657 , H01L23/3128 , H01L23/49822 , H01L23/5383 , H01L23/5389 , H01L24/19 , H01L24/24 , H01L24/27 , H01L24/29 , H01L24/48 , H01L24/82 , H01L24/83 , H01L24/97 , H01L25/0652 , H01L25/0655 , H01L25/50 , H01L2223/54426 , H01L2223/5446 , H01L2224/04042 , H01L2224/04105 , H01L2224/05599 , H01L2224/12105 , H01L2224/16145 , H01L2224/24137 , H01L2224/24145 , H01L2224/24155 , H01L2224/24195 , H01L2224/24226 , H01L2224/24265 , H01L2224/274 , H01L2224/2919 , H01L2224/32145 , H01L2224/32225 , H01L2224/45099 , H01L2224/48227 , H01L2224/4847 , H01L2224/48471 , H01L2224/73209 , H01L2224/73253 , H01L2224/73267 , H01L2224/83132 , H01L2224/83191 , H01L2224/83192 , H01L2224/83855 , H01L2224/83856 , H01L2224/85399 , H01L2224/92 , H01L2224/92244 , H01L2224/97 , H01L2225/0651 , H01L2225/06524 , H01L2225/06541 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01024 , H01L2924/01029 , H01L2924/01033 , H01L2924/01043 , H01L2924/01082 , H01L2924/014 , H01L2924/0665 , H01L2924/07802 , H01L2924/10253 , H01L2924/12044 , H01L2924/1431 , H01L2924/1434 , H01L2924/15153 , H01L2924/1517 , H01L2924/15311 , H01L2924/181 , H01L2924/18162 , H01L2924/19041 , H01L2924/19042 , H01L2924/19103 , H01L2924/19104 , H01L2924/19107 , H01L2224/83 , H01L2224/82 , H01L2924/00 , H01L2924/00012 , H01L2224/45015 , H01L2924/207
Abstract: 本申请公开了一种半导体器件及其制造方法。在该半导体器件中，当半导体芯片并列地排列时，多个半导体芯片的每一个的电路形成面可以容易地置于齐平的平面上，由此简化了形成重排布线的工艺。半导体芯片借助粘结剂层以两维布局安装在基板上。树脂层形成在基板上并位于半导体元件周围，树脂层的厚度基本上与半导体元件的厚度相同。有机绝缘层形成在树脂层表面以及半导体元件的电路形成面上。重排布线层形成在有机绝缘层以及半导体芯片的电极上。外部连接端子通过重排布线层中的布线电连接到半导体元件的电路形成面。
-
公开(公告)号：CN1579020A
公开(公告)日：2005-02-09
申请号：CN01823865.3
申请日：2001-12-07
Applicant: 富士通株式会社
CPC classification number: H01L24/11 , H01L23/3114 , H01L23/5389 , H01L24/16 , H01L24/24 , H01L24/45 , H01L24/48 , H01L24/73 , H01L24/82 , H01L24/94 , H01L24/97 , H01L25/0657 , H01L25/50 , H01L2224/05001 , H01L2224/05026 , H01L2224/05548 , H01L2224/05571 , H01L2224/05573 , H01L2224/056 , H01L2224/12105 , H01L2224/13099 , H01L2224/16145 , H01L2224/16225 , H01L2224/24226 , H01L2224/32145 , H01L2224/32225 , H01L2224/45144 , H01L2224/48091 , H01L2224/48145 , H01L2224/73209 , H01L2224/73217 , H01L2224/73265 , H01L2224/73267 , H01L2224/82039 , H01L2224/92 , H01L2224/92244 , H01L2224/94 , H01L2224/97 , H01L2225/06506 , H01L2225/0651 , H01L2225/06513 , H01L2225/06517 , H01L2225/06524 , H01L2225/06541 , H01L2225/06586 , H01L2924/01005 , H01L2924/01006 , H01L2924/01011 , H01L2924/01013 , H01L2924/01014 , H01L2924/01015 , H01L2924/01022 , H01L2924/01028 , H01L2924/01029 , H01L2924/01033 , H01L2924/01057 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/10253 , H01L2924/12041 , H01L2924/12042 , H01L2924/15311 , H01L2924/1532 , H01L2924/181 , H01L2924/00014 , H01L2224/82 , H01L2224/48227 , H01L2924/00 , H01L2924/00012 , H01L2924/00011 , H01L2224/85 , H01L2224/83 , H01L2224/81 , H01L2224/05124 , H01L2224/05147 , H01L2224/03
Abstract: 半导体器件，包含：在一面上具有第1端子(7)的第1半导体芯片(5)；比第1半导体芯片(5)大，重叠第1半导体芯片(5)并且在一面上具有第2端子(3)的第2半导体芯片(1a)；被形成在第2半导体芯片(1a)上覆盖第1半导体芯片(5)的绝缘膜(10)；在绝缘膜(10)中至少被形成在第1半导体芯片(5)的周边区域上的多个孔(10a)；在孔(10a)的内周面以及底面上形成膜状并且与上述第2半导体芯片(1a)的第2端子(3)电连接的孔(11a)；被形成在绝缘膜(10)的上表面上的布线图案(11b)；被连接在布线图案(11b)上的外部端子(14)。
-
Patent Agency Ranking
公开(公告)号：CN1463043A
公开(公告)日：2003-12-24
申请号：CN03138174.X
申请日：2003-05-30
Applicant: 富士通株式会社
CPC classification number: H01L25/0657 , H01L23/3128 , H01L23/49822 , H01L23/5383 , H01L23/5389 , H01L24/19 , H01L24/24 , H01L24/27 , H01L24/29 , H01L24/48 , H01L24/82 , H01L24/83 , H01L24/97 , H01L25/0652 , H01L25/0655 , H01L25/50 , H01L2223/54426 , H01L2223/5446 , H01L2224/04042 , H01L2224/04105 , H01L2224/05599 , H01L2224/12105 , H01L2224/16145 , H01L2224/24137 , H01L2224/24145 , H01L2224/24155 , H01L2224/24195 , H01L2224/24226 , H01L2224/24265 , H01L2224/274 , H01L2224/2919 , H01L2224/32145 , H01L2224/32225 , H01L2224/45099 , H01L2224/48227 , H01L2224/4847 , H01L2224/48471 , H01L2224/73209 , H01L2224/73253 , H01L2224/73267 , H01L2224/83132 , H01L2224/83191 , H01L2224/83192 , H01L2224/83855 , H01L2224/83856 , H01L2224/85399 , H01L2224/92 , H01L2224/92244 , H01L2224/97 , H01L2225/0651 , H01L2225/06524 , H01L2225/06541 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01024 , H01L2924/01029 , H01L2924/01033 , H01L2924/01043 , H01L2924/01082 , H01L2924/014 , H01L2924/0665 , H01L2924/07802 , H01L2924/10253 , H01L2924/12044 , H01L2924/1431 , H01L2924/1434 , H01L2924/15153 , H01L2924/1517 , H01L2924/15311 , H01L2924/181 , H01L2924/18162 , H01L2924/19041 , H01L2924/19042 , H01L2924/19103 , H01L2924/19104 , H01L2924/19107 , H01L2224/83 , H01L2224/82 , H01L2924/00 , H01L2924/00012 , H01L2224/45015 , H01L2924/207
Abstract: 本申请公开了一种半导体器件及其制造方法。在该半导体器件中，当半导体芯片并列地排列时，多个半导体芯片的每一个的电路形成面可以容易地置于齐平的平面上，由此简化了形成重排布线的工艺。半导体芯片借助粘结剂层以两维布局安装在基板上。树脂层形成在基板上并位于半导体元件周围，树脂层的厚度基本上与半导体元件的厚度相同。有机绝缘层形成在树脂层表面以及半导体元件的电路形成面上。重排布线层形成在有机绝缘层以及半导体芯片的电极上。外部连接端子通过重排布线层中的布线电连接到半导体元件的电路形成面。
-
公开(公告)号：CN1137173A
公开(公告)日：1996-12-04
申请号：CN96104519.1
申请日：1996-04-10
Applicant: 富士通株式会社
IPC: H01L21/60
CPC classification number: H01L24/85 , B23K20/004 , B23K2101/40 , H01L24/03 , H01L24/05 , H01L24/45 , H01L24/48 , H01L24/49 , H01L24/78 , H01L2224/0401 , H01L2224/04042 , H01L2224/05599 , H01L2224/45124 , H01L2224/45144 , H01L2224/48091 , H01L2224/48095 , H01L2224/48137 , H01L2224/48247 , H01L2224/48464 , H01L2224/48465 , H01L2224/48471 , H01L2224/48475 , H01L2224/48479 , H01L2224/48599 , H01L2224/48699 , H01L2224/49109 , H01L2224/4945 , H01L2224/78301 , H01L2224/78302 , H01L2224/85009 , H01L2224/85045 , H01L2224/85051 , H01L2224/85186 , H01L2224/85191 , H01L2224/85205 , H01L2224/85951 , H01L2224/85986 , H01L2924/00014 , H01L2924/01013 , H01L2924/01079 , H01L2924/014 , H01L2924/15153 , H01L2924/1517 , H01L2924/181 , H01L2224/48227 , H01L2924/00 , H01L2924/00015 , H01L2924/00012 , H01L2224/4554 , H01L2224/85399
Abstract: 一种丝焊方法，包括：第一焊接工序，用来在金属丝中形成第一球形部分并把第一球形部分焊到第一被连接件上；球形部分形成工序，用来引导金属丝离开其被焊到内引线上的位置从而形成一预定的环，以及第二焊接工序，用于在金属丝的预定位置中形成第二球形部分；以及第二焊接工序；用于把第二球形部分焊接到作为第二被连接件的半导体元件的焊盘上。
-
公开(公告)号：CN101145546A
公开(公告)日：2008-03-19
申请号：CN200710146868.2
申请日：2007-08-24
Applicant: 富士通株式会社
IPC: H01L23/367 , H01L21/50
CPC classification number: H01L23/4334 , H01L21/561 , H01L23/3128 , H01L24/45 , H01L24/48 , H01L24/49 , H01L24/73 , H01L24/97 , H01L2224/05553 , H01L2224/32013 , H01L2224/32225 , H01L2224/45144 , H01L2224/48091 , H01L2224/48227 , H01L2224/48228 , H01L2224/48465 , H01L2224/49171 , H01L2224/73265 , H01L2224/97 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01056 , H01L2924/01057 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/07802 , H01L2924/10162 , H01L2924/10329 , H01L2924/12041 , H01L2924/14 , H01L2924/15151 , H01L2924/15311 , H01L2924/16152 , H01L2924/181 , H01L2924/19043 , H01L2224/83 , H01L2224/85 , H01L2924/00 , H01L2924/00012 , H01L2224/92247 , H01L2224/45015 , H01L2924/207
Abstract: 本发明提供一种半导体器件及其制造方法，该半导体器件具有优良散热特性结构。通过使用粘合剂材料将第一散热部设置在线路板上。通过使用粘合剂材料将半导体元件粘着在第一散热部上。通过引线将半导体元件与设置在线路板上的电极连接。通过使用导电粘合剂材料将覆盖半导体元件和引线的第二散热部接合至第一散热部。通过树脂密封第二散热部除其平坦上部之外的内部和外部。通过上述过程，制造了半导体器件。在半导体元件中产生并传送至第一散热部的热量从第一散热部的边缘部分释放出去。此外，在半导体元件中产生并传送至第一散热部的热量传送至导电粘合剂材料和第二散热部，并从第二散热部的平坦上部释放出去。
-
公开(公告)号：CN100350607C
公开(公告)日：2007-11-21
申请号：CN01823865.3
申请日：2001-12-07
Applicant: 富士通株式会社
Abstract: 半导体器件，包含：在一面上具有第1端子(7)的第1半导体芯片(5)；比第1半导体芯片(5)大，重叠第1半导体芯片(5)并且在一面上具有第2端子(3)的第2半导体芯片(1a)；被形成在第2半导体芯片(1a)上覆盖第1半导体芯片(5)的绝缘膜(10)；在绝缘膜(10)中至少被形成在第1半导体芯片(5)的周边区域上的多个孔(10a)；在孔(10a)的内周面以及底面上形成膜状并且与上述第2半导体芯片(1a)的第2端子(3)电连接的孔(11a)；被形成在绝缘膜(10)的上表面上的布线图案(11b)；被连接在布线图案(11b)上的外部端子(14)。
-
公开(公告)号：CN1225783C
公开(公告)日：2005-11-02
申请号：CN02147180.0
申请日：2002-10-25
Applicant: 富士通株式会社
CPC classification number: H01L21/6835 , H01L21/4846 , H01L21/563 , H01L23/147 , H01L23/3121 , H01L23/49822 , H01L24/16 , H01L24/45 , H01L24/48 , H01L24/73 , H01L2221/68345 , H01L2224/05568 , H01L2224/05573 , H01L2224/13099 , H01L2224/16 , H01L2224/16225 , H01L2224/32225 , H01L2224/45144 , H01L2224/4809 , H01L2224/48095 , H01L2224/48227 , H01L2224/48465 , H01L2224/73203 , H01L2224/73204 , H01L2224/73265 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01022 , H01L2924/01024 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/01087 , H01L2924/014 , H01L2924/09701 , H01L2924/15311 , H01L2924/15787 , H01L2924/181 , H01L2924/00012 , H01L2924/00 , H01L2224/05599
Abstract: 一种半导体器件基底具有小间距的细小端点并且能够容易地以低廉费用生产而不需要使用特殊过程。一个安装端具有棱锥形状并且延伸于硅基底的前表面和背面之间。该安装端的一端自硅基底的背面伸出。一层布线层被形成于在硅基底的前表面上。该布线层包括一层电气上连至安装端的导电层。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.022 seconds)
