-
公开(公告)号：CN101106115A
公开(公告)日：2008-01-16
申请号：CN200710084483.8
申请日：2007-03-02
Applicant: 富士通株式会社
IPC: H01L23/485 , H01L21/60
CPC classification number: H01L24/12 , H01L24/03 , H01L24/05 , H01L24/11 , H01L2224/03464 , H01L2224/0401 , H01L2224/05138 , H01L2224/05624 , H01L2224/1147 , H01L2224/11849 , H01L2224/119 , H01L2224/13099 , H01L2224/131 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01007 , H01L2924/01013 , H01L2924/01014 , H01L2924/01015 , H01L2924/01022 , H01L2924/01028 , H01L2924/01029 , H01L2924/0103 , H01L2924/01033 , H01L2924/01047 , H01L2924/01049 , H01L2924/0105 , H01L2924/01051 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/05042 , H01L2924/13091 , H01L2924/19041 , H01L2924/00014 , H01L2924/00
Abstract: 本发明提供一种半导体器件及其制造方法，其中当通过化学镀方法在由铝－硅(Al－Si)制成的电极焊盘上形成镍(Ni)层时，在沉淀作为催化剂的锌(Zn)之前，以不连续点或岛的形式在电极焊盘的表面上形成铜(Cu)，从而设置薄铜(Cu)层。
-
公开(公告)号：CN1841719A
公开(公告)日：2006-10-04
申请号：CN200510087915.1
申请日：2005-07-29
Applicant: 富士通株式会社
IPC: H01L23/488 , H01L21/301 , H01L21/304 , H01L21/78 , H05K3/46
CPC classification number: H01L23/5385 , H01L21/481 , H01L21/4857 , H01L21/6835 , H01L23/13 , H01L2224/16 , H01L2224/16235 , H01L2924/00011 , H01L2924/00014 , H01L2924/01078 , H01L2924/01079 , H01L2924/15311 , H05K3/0052 , H05K3/007 , H05K3/20 , H05K3/28 , H05K3/4682 , H05K2201/0187 , H05K2201/09036 , H05K2201/09518 , H05K2203/016 , Y10T29/49126 , Y10T428/24802 , Y10T428/24917 , H01L2224/0401
Abstract: 本发明涉及一种多层接线板，其包括多个接线板，其中每一接线板中的接线层和树脂层以层叠形式交替设置。在该多层接线板中，多个接线板中除了一层树脂层之外，所有树脂层和接线层在多个接线板之间的相同位置分离，而该树脂层在该相同位置连续。
-
Patent Agency Ranking
公开(公告)号：CN1841689A
公开(公告)日：2006-10-04
申请号：CN200510083539.9
申请日：2005-07-08
Applicant: 富士通株式会社
IPC: H01L21/60 , H01L21/321 , H01L23/488
CPC classification number: H01L24/13 , H01L24/11 , H01L2224/05001 , H01L2224/05022 , H01L2224/05027 , H01L2224/0508 , H01L2224/05124 , H01L2224/05147 , H01L2224/05166 , H01L2224/05572 , H01L2224/05573 , H01L2224/05655 , H01L2224/11003 , H01L2224/1111 , H01L2224/1132 , H01L2224/11334 , H01L2224/11462 , H01L2224/11849 , H01L2224/13006 , H01L2224/13099 , H01L2224/131 , H01L2224/13111 , H01L2924/0001 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01022 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01078 , H01L2924/01079 , H01L2924/014 , H01L2924/00014
Abstract: 一种半导体器件制造方法中，其中，在覆盖半导体衬底的绝缘层中选择性形成开口，经由该开口上的多层阻挡金属层形成金属凸起。在所述多层阻挡金属层上形成该金属凸起。通过将多层阻挡金属层中的上金属层用作掩膜进行第一蚀刻工艺，选择性去除多层阻挡金属层中的下金属层。进行回流工艺，使形成金属凸起的金属覆盖该下金属层的端面。在下金属层端面被金属覆盖之后，进行第二蚀刻工艺，去除该金属凸起周围的绝缘层表面上的阻挡金属残留物。
-
公开(公告)号：CN1627512A
公开(公告)日：2005-06-15
申请号：CN200410097360.4
申请日：2004-11-29
Applicant: 富士通株式会社
IPC: H01L23/48 , H01L23/52 , H01L21/60 , H01L21/768 , H01L21/28
CPC classification number: H01L24/03 , H01L24/05 , H01L24/11 , H01L24/13 , H01L2224/0361 , H01L2224/03912 , H01L2224/0401 , H01L2224/1147 , H01L2224/13109 , H01L2224/13111 , H01L2224/13116 , H01L2924/00013 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01022 , H01L2924/01023 , H01L2924/01027 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01049 , H01L2924/01078 , H01L2924/01082 , H01L2924/014 , H01L2924/00014 , H01L2924/0105 , H01L2224/13099
Abstract: 一种半导体器件包括半导体衬底和以节距X1排列的凸电极阵列。每个凸电极具有高度X3，并且形成于直径为X2的阻挡金属基底上，该阻挡金属基底连接到该半导体衬底上所排列的电极，以满足关系(X1/2)≤X2≤(3×X1/4)和(X1/2)≤X3≤(3×X1/4)。
-
公开(公告)号：CN1579020A
公开(公告)日：2005-02-09
申请号：CN01823865.3
申请日：2001-12-07
Applicant: 富士通株式会社
CPC classification number: H01L24/11 , H01L23/3114 , H01L23/5389 , H01L24/16 , H01L24/24 , H01L24/45 , H01L24/48 , H01L24/73 , H01L24/82 , H01L24/94 , H01L24/97 , H01L25/0657 , H01L25/50 , H01L2224/05001 , H01L2224/05026 , H01L2224/05548 , H01L2224/05571 , H01L2224/05573 , H01L2224/056 , H01L2224/12105 , H01L2224/13099 , H01L2224/16145 , H01L2224/16225 , H01L2224/24226 , H01L2224/32145 , H01L2224/32225 , H01L2224/45144 , H01L2224/48091 , H01L2224/48145 , H01L2224/73209 , H01L2224/73217 , H01L2224/73265 , H01L2224/73267 , H01L2224/82039 , H01L2224/92 , H01L2224/92244 , H01L2224/94 , H01L2224/97 , H01L2225/06506 , H01L2225/0651 , H01L2225/06513 , H01L2225/06517 , H01L2225/06524 , H01L2225/06541 , H01L2225/06586 , H01L2924/01005 , H01L2924/01006 , H01L2924/01011 , H01L2924/01013 , H01L2924/01014 , H01L2924/01015 , H01L2924/01022 , H01L2924/01028 , H01L2924/01029 , H01L2924/01033 , H01L2924/01057 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/10253 , H01L2924/12041 , H01L2924/12042 , H01L2924/15311 , H01L2924/1532 , H01L2924/181 , H01L2924/00014 , H01L2224/82 , H01L2224/48227 , H01L2924/00 , H01L2924/00012 , H01L2924/00011 , H01L2224/85 , H01L2224/83 , H01L2224/81 , H01L2224/05124 , H01L2224/05147 , H01L2224/03
Abstract: 半导体器件，包含：在一面上具有第1端子(7)的第1半导体芯片(5)；比第1半导体芯片(5)大，重叠第1半导体芯片(5)并且在一面上具有第2端子(3)的第2半导体芯片(1a)；被形成在第2半导体芯片(1a)上覆盖第1半导体芯片(5)的绝缘膜(10)；在绝缘膜(10)中至少被形成在第1半导体芯片(5)的周边区域上的多个孔(10a)；在孔(10a)的内周面以及底面上形成膜状并且与上述第2半导体芯片(1a)的第2端子(3)电连接的孔(11a)；被形成在绝缘膜(10)的上表面上的布线图案(11b)；被连接在布线图案(11b)上的外部端子(14)。
-
公开(公告)号：CN100350607C
公开(公告)日：2007-11-21
申请号：CN01823865.3
申请日：2001-12-07
Applicant: 富士通株式会社
Abstract: 半导体器件，包含：在一面上具有第1端子(7)的第1半导体芯片(5)；比第1半导体芯片(5)大，重叠第1半导体芯片(5)并且在一面上具有第2端子(3)的第2半导体芯片(1a)；被形成在第2半导体芯片(1a)上覆盖第1半导体芯片(5)的绝缘膜(10)；在绝缘膜(10)中至少被形成在第1半导体芯片(5)的周边区域上的多个孔(10a)；在孔(10a)的内周面以及底面上形成膜状并且与上述第2半导体芯片(1a)的第2端子(3)电连接的孔(11a)；被形成在绝缘膜(10)的上表面上的布线图案(11b)；被连接在布线图案(11b)上的外部端子(14)。
-
公开(公告)号：CN1855401A
公开(公告)日：2006-11-01
申请号：CN200610089954.X
申请日：2003-03-14
Applicant: 富士通株式会社
CPC classification number: H01L24/97 , H01L2221/68345 , H01L2224/16 , H01L2224/97 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01011 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01072 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/01084 , H01L2924/09701 , H01L2924/10253 , H01L2924/15787 , H01L2924/181 , H01L2924/18161 , H01L2924/19041 , H01L2224/81 , H01L2924/00
Abstract: 本发明公开了一种半导体器件及其制造方法，所述方法包括以下步骤：a.在硅衬底上形成金属薄膜层；b.通过在所述金属薄膜层上的多个水平面中形成导电层和绝缘层来形成薄膜多层衬底；c.通过粘合部件将支撑部件贴在所述薄膜多层衬底上；d.除去所述硅衬底和所述金属薄膜层；e.将所述薄膜多层衬底连同所述支撑部件一起个体化；f.将所述薄膜多层衬底安装在封装衬底上并且将所述薄膜多层衬底固定在所述封装衬底上；g.降低所述粘合部件的粘附性，从所述薄膜多层衬底上剥离所述支撑部件和所述粘合部件；以及h.将至少一个半导体芯片安装在所述薄膜多层衬底上。
-
-
-
-
-
-
Search Results
7
records
(took 0.023 seconds)
