形成器件图案的方法
    2.
    发明授权

    公开(公告)号:CN104714364B

    公开(公告)日:2019-03-01

    申请号:CN201410681509.7

    申请日:2014-11-24

    Abstract: 本发明的实施例提供一种形成器件图案的方法。该方法包括:定义要在器件层中创建的器件图案;在器件层上形成牺牲层;识别压印模具,该压印模具在沿着其高度的一个位置具有代表器件图案的水平截面形状;将压印模具均匀地推挤到牺牲层中,直至压印模具的至少所述位置到达正在由压印模具推挤的牺牲层内的一水平面;将压印模具从牺牲层移除;在由压印模具在牺牲层中创建的凹槽中形成硬掩模,硬掩模具有代表器件图案的图案;以及将硬掩模的图案转移到下面的器件层中。

    金属高kFET的双金属与双电介质集成

    公开(公告)号:CN102341894A

    公开(公告)日:2012-02-01

    申请号:CN201080010188.8

    申请日:2010-04-14

    Abstract: 在一个实施例中,本发明提供了一种形成半导体器件的方法,其包括:提供衬底,所述衬底包括第一导电类型区域和第二导电类型区域;形成栅极叠层,其包括在所述第一导电类型区域和所述第二导电类型区域顶上的栅极电介质以及覆盖所述高k栅极电介质的第一金属栅极导体;去除所述第一金属栅极导体的在所述第一导电类型区域中的部分,以暴露所述第一导电类型区域中的所述栅极电介质;向所述衬底施加基于氮的等离子体,其中所述基于氮的等离子体使在所述第一导电类型区域中的栅极电介质氮化,并使所述第二导电类型区域中的第一金属栅极导体氮化;以及形成第二金属栅极导体,其至少覆盖所述第一导电类型区域中的栅极电介质。

    形成器件图案的方法
    5.
    发明公开

    公开(公告)号:CN104714364A

    公开(公告)日:2015-06-17

    申请号:CN201410681509.7

    申请日:2014-11-24

    CPC classification number: H01L21/0337 B81C1/0046 G03F7/0002 H01L21/31144

    Abstract: 本发明的实施例提供一种形成器件图案的方法。该方法包括:定义要在器件层中创建的器件图案;在器件层上形成牺牲层;识别压印模具,该压印模具在沿着其高度的一个位置具有代表器件图案的水平截面形状;将压印模具均匀地推挤到牺牲层中,直至压印模具的至少所述位置到达正在由压印模具推挤的牺牲层内的一水平面;将压印模具从牺牲层移除;在由压印模具在牺牲层中创建的凹槽中形成硬掩模,硬掩模具有代表器件图案的图案;以及将硬掩模的图案转移到下面的器件层中。

Patent Agency Ranking