公开(公告)号：CN102893375A

公开(公告)日：2013-01-23

申请号：CN201180023957.2

申请日：2011-05-18

Applicant: 国际商业机器公司

Inventor： 郭德超 ,  P·欧尔迪吉斯 ,  T-C·陈 ,  王岩峰

IPC: H01L21/28 ,  H01L29/51 ,  H01L29/49

CPC classification number: H01L29/517 ,  H01L21/28176 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/4975 ,  H01L29/51 ,  H01L29/513 ,  H01L29/518

Abstract: 一种用于场效应晶体管（FET）器件的栅极叠层结构，包括：富氮的第一电介质层，其形成在半导体衬底表面之上；贫氮且富氧的第二电介质层，其形成在所述富氮的第一电介质层上，所述第一电介质层和所述第二电介质层共同形成双层界面层；高k电介质层，其形成在所述双层界面层之上；金属栅极导体层，其形成在所述高k电介质层之上；以及功函数调整掺杂剂物质，其扩散在所述高k电介质层和所述贫氮且富氧的第二电介质层内，且其中所述富氮的第一电介质层用来使所述功函数调整掺杂剂物质与所述半导体衬底表面分隔。

公开(公告)号：CN102893375B

公开(公告)日：2015-11-25

申请号：CN201180023957.2

申请日：2011-05-18

Applicant: 国际商业机器公司

Inventor： 郭德超 ,  P·欧尔迪吉斯 ,  T-C·陈 ,  王岩峰

IPC: H01L21/28 ,  H01L29/51 ,  H01L29/49

CPC classification number: H01L29/517 ,  H01L21/28176 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/4975 ,  H01L29/51 ,  H01L29/513 ,  H01L29/518

Abstract: 一种用于场效应晶体管（FET）器件的栅极叠层结构，包括：富氮的第一电介质层，其形成在半导体衬底表面之上；贫氮且富氧的第二电介质层，其形成在所述富氮的第一电介质层上，所述第一电介质层和所述第二电介质层共同形成双层界面层；高k电介质层，其形成在所述双层界面层之上；金属栅极导体层，其形成在所述高k电介质层之上；以及功函数调整掺杂剂物质，其扩散在所述高k电介质层和所述贫氮且富氧的第二电介质层内，且其中所述富氮的第一电介质层用来使所述功函数调整掺杂剂物质与所述半导体衬底表面分隔。

公开(公告)号：CN1992274B

公开(公告)日：2011-11-09

申请号：CN200610147073.9

申请日：2006-11-14

Applicant: 国际商业机器公司

Inventor： V·纳拉亚南 ,  T-C·陈 ,  J·S·纽伯里 ,  B·B·多里斯 ,  B·P·林德 ,  V·K·帕鲁许里 ,  A·卡勒伽里 ,  M·L·斯特恩 ,  M·P·胡齐克 ,  J·C·阿诺德 ,  G·A·布莱里 ,  M·A·格里伯佑 ,  金永希

IPC: H01L27/092 ,  H01L21/8238 ,  H01L29/78 ,  H01L29/49 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L21/823857 ,  H01L21/823842

Abstract: 本发明涉及互补金属-氧化物-半导体(CMOS)电路，其每个包含至少第一和第二栅极叠层。第一栅极叠层位于半导体衬底中的第一器件区域(例如，n-FET器件区域)上，且从底部至顶部包括至少，栅极介质层、金属栅极导体、和含硅栅极导体。第二栅极叠层位于半导体衬底中的第二器件区域(例如，p-FET器件区域)上，其从底部至顶部包括至少，栅极介质层和含硅栅极导体。第一和第二栅极叠层可以通过本发明各种方法以集成方式形成在半导体衬底上。

公开(公告)号：CN1992274A

公开(公告)日：2007-07-04

申请号：CN200610147073.9

申请日：2006-11-14

Applicant: 国际商业机器公司

Inventor： V·纳拉亚南 ,  T-C·陈 ,  J·S·纽伯里 ,  B·B·多里斯 ,  B·P·林德 ,  V·K·帕鲁许里 ,  A·卡勒伽里 ,  M·L·斯特恩 ,  M·P·胡齐克 ,  J·C·阿诺德 ,  G·A·布莱里 ,  M·A·格里伯佑 ,  金永希

IPC: H01L27/092 ,  H01L21/8238 ,  H01L29/78 ,  H01L29/49 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L21/823857 ,  H01L21/823842

Abstract: 本发明涉及互补金属－氧化物－半导体(CMOS)电路，其每个包含至少第一和第二栅极叠层。第一栅极叠层位于半导体衬底中的第一器件区域(例如，n－FET器件区域)上，且从底部至顶部包括至少，栅极介质层、金属栅极导体、和含硅栅极导体。第二栅极叠层位于半导体衬底中的第二器件区域(例如，p－FET器件区域)上，其从底部至顶部包括至少，栅极介质层和含硅栅极导体。第一和第二栅极叠层可以通过本发明各种方法以集成方式形成在半导体衬底上。