-
公开(公告)号：CN108288604B
公开(公告)日：2021-05-07
申请号：CN201711208758.4
申请日：2017-11-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/535 , H01L21/336
Abstract: 一种方法包括形成晶体管，其中，形成晶体管包括在半导体区上方形成伪栅极堆叠件，以及形成第一层间电介质。伪栅极堆叠件位于第一ILD中，并且第一ILD覆盖半导体区中的源极/漏极区。该方法还包括去除伪栅极堆叠件以在第一ILD中形成沟槽，在沟槽中形成低k栅极间隔件，形成延伸到沟槽中的替换栅极电介质，形成金属层以填充沟槽，以及实施平坦化以去除替换栅极电介质和金属层的多余部分，以分别形成栅极电介质和金属栅极。然后在金属栅极的相对侧上形成源极区和漏极区。本发明实施例涉及接触插塞及其制造方法。
-
公开(公告)号：CN106486343B
公开(公告)日：2020-08-14
申请号：CN201610663305.X
申请日：2016-08-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/02 , H01L21/3065
Abstract: 一种图案化衬底的方法包括在衬底上方形成硬掩模层；在硬掩模层上方形成第一材料层；以及在第一材料层中形成沟槽。方法进一步包括使用离子束通过沟槽蚀刻处理硬掩模层。对于蚀刻工艺而言，降低硬掩模层的被处理的部分的蚀刻速率同时对于蚀刻工艺而言硬掩模层的未被处理的部分的蚀刻速率保持大致不变。在处理硬掩模层之后，方法进一步包括使用蚀刻工艺去除第一材料层和去除硬掩模层的未处理的部分，从而在衬底上方形成硬掩模。方法进一步包括使用硬掩模作为蚀刻掩模蚀刻衬底。本发明实施例涉及用于集成电路图案化的方法。
-
公开(公告)号：CN109216274A
公开(公告)日：2019-01-15
申请号：CN201810461224.0
申请日：2018-05-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 器件和方法，包括在填充设置在半导体衬底上方的开口之前，用于配置衬垫层的轮廓。衬垫层在开口的底部处具有第一厚度，并且在开口的顶部处具有第二厚度，第二厚度小于第一厚度。在实施例中，填充的开口提供了接触结构。本发明的实施例还涉及具有可配置轮廓的衬垫层的半导体器件及其制造方法。
-
公开(公告)号：CN107134476A
公开(公告)日：2017-09-05
申请号：CN201611254146.4
申请日：2016-12-30
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L29/66553 , H01L21/28008 , H01L21/31111 , H01L21/823431 , H01L21/823468 , H01L23/535 , H01L29/0847 , H01L29/4238 , H01L29/512 , H01L29/66545 , H01L29/66628 , H01L29/78 , H01L29/0653 , H01L29/785
Abstract: 本揭露内容提供一种半导体装置。半导体装置包含晶体管的第一栅极电极、第一侧壁间隔件、第一绝缘层及第二侧壁间隔件。第一侧壁间隔件沿栅极图案的侧壁配置。第一绝缘层接触第一侧壁间隔件并具有平坦化的顶面。第二侧壁间隔件形成于第一绝缘层的平坦化顶面。第二侧壁间隔件可形成于第一间隔件上方。第二侧壁间隔件的宽度等于或大于第一侧壁间隔件的宽度。
-
公开(公告)号：CN109585373A
公开(公告)日：2019-04-05
申请号：CN201810239155.9
申请日：2018-03-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本发明提供了一种方法，方法包括在半导体衬底中形成隔离部件；在半导体衬底上形成第一鳍和第二鳍，其中，第一鳍和第二鳍由所述隔离部件横向分离；并且形成接合在第一鳍和第二鳍上的伸长的接触部件。伸长的接触部件进一步嵌入到隔离部件中，封闭垂直地位于接触部件和隔离部件之间的气隙。本发明的实施例还涉及具有可控气隙的FinFET结构。
-
Patent Agency Ranking
公开(公告)号：CN103515195B
公开(公告)日：2016-08-31
申请号：CN201310203942.5
申请日：2013-05-28
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L29/435 , H01L27/0629 , H01L27/0802 , H01L28/20 , H01L28/24 , H01L29/0649 , H01L29/0847 , H01L29/1608 , H01L29/161 , H01L29/165 , H01L29/4941 , H01L29/66545 , H01L29/7848 , H01L2924/0002 , H01L2924/00
Abstract: 一种半导体结构可以包括位于衬底上的与诸如晶体管的其他器件同时形成的电阻器。图案化在衬底上形成的扩散阻挡层以形成电阻器和位于晶体管栅极下方的阻挡层。以与晶体管的栅极相同的方式和同时在电阻器上形成填充材料、第一连接件和第二连接件。去除填充材料以形成位于衬底上的电阻器。本发明还提供了衬底电阻器及其制造方法。
-
公开(公告)号：CN116246946A
公开(公告)日：2023-06-09
申请号：CN202310034092.4
申请日：2023-01-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027 , G03F1/70 , H01L21/308 , H01L21/8234
Abstract: 根据本申请的实施例提供了制造半导体器件的方法。在制造半导体器件的方法中，获得初始图案布局。初始图案布局包括鳍图案，鳍图案包括将形成为有源鳍结构的有源鳍图案和不形成为实际鳍结构或者将被去除的伪鳍图案。鳍图案的位置被修改如下。将相邻的有源鳍图案之间的间距增加第一量，将伪鳍图案之间的间距减小第二量，以及将伪鳍图案中的一个伪鳍图案和与该伪鳍图案相邻的有源鳍图案中一个有源鳍图案之间的间距减小第三量。放置芯轴图案，使得修改了位置的鳍图案沿着芯轴图案的纵向边缘放置。
-
公开(公告)号：CN108288604A
公开(公告)日：2018-07-17
申请号：CN201711208758.4
申请日：2017-11-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/535 , H01L21/336
CPC classification number: H01L29/665 , H01L21/31053 , H01L21/31144 , H01L21/76802 , H01L21/7684 , H01L21/7685 , H01L21/76877 , H01L21/76886 , H01L21/76897 , H01L29/0847 , H01L29/45 , H01L29/66545 , H01L29/6656 , H01L29/66795 , H01L29/7851
Abstract: 一种方法包括形成晶体管，其中，形成晶体管包括在半导体区上方形成伪栅极堆叠件，以及形成第一层间电介质。伪栅极堆叠件位于第一ILD中，并且第一ILD覆盖半导体区中的源极/漏极区。该方法还包括去除伪栅极堆叠件以在第一ILD中形成沟槽，在沟槽中形成低k栅极间隔件，形成延伸到沟槽中的替换栅极电介质，形成金属层以填充沟槽，以及实施平坦化以去除替换栅极电介质和金属层的多余部分，以分别形成栅极电介质和金属栅极。然后在金属栅极的相对侧上形成源极区和漏极区。本发明实施例涉及接触插塞及其制造方法。
-
公开(公告)号：CN109216274B
公开(公告)日：2021-11-30
申请号：CN201810461224.0
申请日：2018-05-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 器件和方法，包括在填充设置在半导体衬底上方的开口之前，用于配置衬垫层的轮廓。衬垫层在开口的底部处具有第一厚度，并且在开口的顶部处具有第二厚度，第二厚度小于第一厚度。在实施例中，填充的开口提供了接触结构。本发明的实施例还涉及具有可配置轮廓的衬垫层的半导体器件及其制造方法。
-
公开(公告)号：CN109585373B
公开(公告)日：2021-10-22
申请号：CN201810239155.9
申请日：2018-03-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本发明提供了一种方法，方法包括在半导体衬底中形成隔离部件；在半导体衬底上形成第一鳍和第二鳍，其中，第一鳍和第二鳍由所述隔离部件横向分离；并且形成接合在第一鳍和第二鳍上的伸长的接触部件。伸长的接触部件进一步嵌入到隔离部件中，封闭垂直地位于接触部件和隔离部件之间的气隙。本发明的实施例还涉及具有可控气隙的FinFET结构。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.028 seconds)
