公开(公告)号：CN108288604A

公开(公告)日：2018-07-17

申请号：CN201711208758.4

申请日：2017-11-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 潘国华 ,  许哲玮 ,  陈华丰 ,  林俊铭 ,  彭陈锽 ,  谢旻谚 ,  巫嘉豪

IPC: H01L21/768 ,  H01L23/535 ,  H01L21/336

CPC classification number: H01L29/665 ,  H01L21/31053 ,  H01L21/31144 ,  H01L21/76802 ,  H01L21/7684 ,  H01L21/7685 ,  H01L21/76877 ,  H01L21/76886 ,  H01L21/76897 ,  H01L29/0847 ,  H01L29/45 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/66795 ,  H01L29/7851

Abstract: 一种方法包括形成晶体管，其中，形成晶体管包括在半导体区上方形成伪栅极堆叠件，以及形成第一层间电介质。伪栅极堆叠件位于第一ILD中，并且第一ILD覆盖半导体区中的源极/漏极区。该方法还包括去除伪栅极堆叠件以在第一ILD中形成沟槽，在沟槽中形成低k栅极间隔件，形成延伸到沟槽中的替换栅极电介质，形成金属层以填充沟槽，以及实施平坦化以去除替换栅极电介质和金属层的多余部分，以分别形成栅极电介质和金属栅极。然后在金属栅极的相对侧上形成源极区和漏极区。本发明实施例涉及接触插塞及其制造方法。

公开(公告)号：CN108288604B

公开(公告)日：2021-05-07

申请号：CN201711208758.4

申请日：2017-11-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 潘国华 ,  许哲玮 ,  陈华丰 ,  林俊铭 ,  彭陈锽 ,  谢旻谚 ,  巫嘉豪

IPC: H01L21/768 ,  H01L23/535 ,  H01L21/336

Abstract: 一种方法包括形成晶体管，其中，形成晶体管包括在半导体区上方形成伪栅极堆叠件，以及形成第一层间电介质。伪栅极堆叠件位于第一ILD中，并且第一ILD覆盖半导体区中的源极/漏极区。该方法还包括去除伪栅极堆叠件以在第一ILD中形成沟槽，在沟槽中形成低k栅极间隔件，形成延伸到沟槽中的替换栅极电介质，形成金属层以填充沟槽，以及实施平坦化以去除替换栅极电介质和金属层的多余部分，以分别形成栅极电介质和金属栅极。然后在金属栅极的相对侧上形成源极区和漏极区。本发明实施例涉及接触插塞及其制造方法。

公开(公告)号：CN113053802A

公开(公告)日：2021-06-29

申请号：CN202011552955.X

申请日：2020-12-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  张维麟 ,  王垂堂 ,  郭庭豪 ,  许哲玮

IPC: H01L21/768 ,  H01L21/48

Abstract: 本文中阐述制造系统硅晶片(SoSW)器件及封装的系统、半导体器件及其形成方法。在硅晶片中形成多个功能管芯。使用不同的掩模组以在硅晶片中形成不同类型的功能管芯。在硅晶片之上形成在相同类型和/或不同类型的相邻管芯之间提供局部内连件的第一重布线结构。可在第一重布线层之上形成在相同类型和/或不同类型的非相邻管芯之间提供半全局内连件和/或全局内连件的第二重布线结构。可在硅晶片的与第一重布线层相对的第二侧之上形成可选的背侧重布线结构。可选的背侧重布线结构可在不同类型的功能管芯之间提供背侧内连件。

公开(公告)号：CN222322091U

公开(公告)日：2025-01-07

申请号：CN202420613478.0

申请日：2024-03-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宏志 ,  许哲玮 ,  谢定寰 ,  郭嘉豪 ,  苏富祥 ,  张世勋 ,  吴秉骏

IPC: H10D62/10 ,  H10D64/20 ,  H10D30/60 ,  H10D30/01

Abstract: 本公开的实施例提供半导体装置结构。上述结构包括设置于基底上的源极/漏极区、围绕源极/漏极区的第一部的第一层间介电层、围绕源极/漏极区的第二部的不同于第一层间介电层的第二层间介电层、设置于源极/漏极区上的硅化物层以及设置于源极/漏极区上的导电接点。导电接点设置于第二层间介电层内。