公开(公告)号：CN101667596A

公开(公告)日：2010-03-10

申请号：CN200910170507.0

申请日：2009-09-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李达元 ,  黄建豪 ,  陈启群 ,  林纲正

IPC: H01L29/78 ,  H01L27/092 ,  H01L29/423 ,  H01L21/336 ,  H01L21/8238 ,  H01L21/28

CPC classification number: H01L29/513 ,  H01L21/823828 ,  H01L29/4966 ,  H01L29/518

Abstract: 本发明提供一种半导体元件及其制造方法，该半导体元件包括一半导体基底与形成于半导体基底上的一晶体管。此晶体管具有一栅极结构，包括：一界面层，位于半导体基底上；一高介电常数介电层，位于界面层上；一盖层，位于高介电常数介电层上；以及一多晶硅层，位于盖层上。上述盖层包括氧化硅、氮氧化硅、氮化硅、或前述的组合。本发明可改善临界电压与载流子移动率，可形成高介电常数栅极介电层，使用的材料更适合整合在现有的CMOS工艺，并可以避免高介电常数金属栅极技术的各种问题。

公开(公告)号：CN101667594A

公开(公告)日：2010-03-10

申请号：CN200910167456.6

申请日：2009-08-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈建豪 ,  侯永田 ,  林纲正 ,  黄国泰

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L21/28088 ,  H01L21/28194 ,  H01L21/28247 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/6659 ,  H01L29/7833

Abstract: 本发明提供一种半导体元件及其制法，其中此元件包括一半导体基材，一晶体管形成于基材之中，晶体管具有一高介电常数介电层形成于基材之上，从高介电常数介电层的一侧壁测量到另一侧壁，其具有一第一长度，以及一金属栅极层形成于高介电常数介电层之上，且从金属栅极层的一侧壁测量到另一侧壁，其具有一第二长度，其中第二长度大于第一长度。本发明公开的方法提供一种简单且有效的非垂直式栅极结构，以提升元件的效能与可靠度。

公开(公告)号：CN101425479A

公开(公告)日：2009-05-06

申请号：CN200810171583.9

申请日：2008-10-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 曾伟雄 ,  林纲正 ,  杨知一 ,  黄国泰 ,  陈嘉仁

IPC: H01L21/8238 ,  H01L27/092

CPC classification number: H01L21/823857 ,  H01L21/823842

Abstract: 本发明提供金属栅/高k电介质半导体器件，包括在半导体衬底上形成的NMOS栅结构和PMOS栅结构。NMOS栅结构包括经过掺杂杂质，例如La处理的高k栅电介质，并且PMOS栅结构的高k栅电介质材料不具有所述掺杂杂质并且好包括覆盖在所述高k栅电介质上的逸出功控制层。还提供一种同时形成NMOS和PMOS栅结构的工艺，包括在NMOS栅结构和PMOS栅结构中形成高k栅电介质材料和逸出功控制层，然后从NMOS区域中选择性地去除逸出功控制层并且通过等离子体处理选择性地将掺杂杂质注入NMOS区域中的高k栅电介质同时在所述PMOS区域中的高k栅电介质基本上不具有所述掺杂杂质。

公开(公告)号：CN101661882A

公开(公告)日：2010-03-03

申请号：CN200910168341.9

申请日：2009-08-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 徐鹏富 ,  柯昕君 ,  林纲正 ,  黄国泰

IPC: H01L21/28 ,  H01L21/336 ,  H01L29/43 ,  H01L29/78

CPC classification number: H01L21/28194 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517

Abstract: 本发明提供一种半导体元件及其制造方法。此半导体元件的高介电常数金属栅极中具有一缓冲层，此缓冲层介于界面氧化层与高介电常数栅极介电层之间。于一实施例中，缓冲层包括氧化铝。缓冲层与高介电常数栅极介电层可使用原子沉积工艺于原处形成。本发明的半导体元件可提供优于传统工艺的优点，例如降低栅极介电层(例如高介电常数材料)与界面层(例如氧化物)之间的局部应力。也可改善临界电压(Vt)受栅极线宽的影响，还可改善窄通道效应。

公开(公告)号：CN101345260A

公开(公告)日：2009-01-14

申请号：CN200810137833.7

申请日：2008-07-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 赵元舜 ,  荆凤德 ,  洪彬舫 ,  颜丰裕 ,  林纲正 ,  黄国泰

IPC: H01L29/78 ,  H01L29/49

CPC classification number: H01L21/28185 ,  H01L21/28097 ,  H01L21/28202 ,  H01L29/4975 ,  H01L29/517 ,  H01L29/665

Abstract: 一种半导体结构，包括：耐火金属硅化层；富硅耐火金属硅化层，位于该耐火金属硅化物上；以及富金属耐火金属硅化层，位于该富硅耐火金属硅化层上。该耐火金属硅化层、该富硅耐火金属硅化层与富金属耐火金属硅化层包括相同的耐火材料。该半导体结构构成金属氧化物半导体元件的栅极电极的一部分。本发明利用与带缘功函数相关的优势，且同时克服现有技术的不足。

公开(公告)号：CN100452364C

公开(公告)日：2009-01-14

申请号：CN200610057343.7

申请日：2006-03-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林建宏 ,  林纲正 ,  李慈莉

IPC: H01L23/00 ,  H01L23/525

CPC classification number: H01L23/5258 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体装置。上述半导体装置具有：一熔丝位于一半导体基底上的一元件之上；一密封环围绕上述熔丝，上述密封环位于上述元件与上述熔丝之间的至少一金属层中，用以局限熔断上述熔丝时所使用的能量，避免上述能量对上述半导体装置造成损害；以及至少一保护层位于上述密封环内，并位于上述元件与上述熔丝之间，以避免上述元件曝露于上述能量下。本发明所述半导体装置，可以增加半导体基底的可用面积，并使设计于此的元件不会受到熔断熔丝工艺的影响而失效。

公开(公告)号：CN1577811B

公开(公告)日：2010-04-28

申请号：CN200410054646.4

申请日：2004-07-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林纲正 ,  包天一

IPC: H01L23/00 ,  H01L23/58 ,  H01L23/52 ,  H01L21/02

CPC classification number: H01L23/564 ,  H01L23/585 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体封装封环结构，其包括多个绝缘层、个别嵌进一上述绝缘层的多个导电条，以及个别接触一上述导电条且延伸穿越至少一上述绝缘层的多个导电柱，该些导电柱至少部分通过另一上述导电条上的开口。

公开(公告)号：CN101661958A

公开(公告)日：2010-03-03

申请号：CN200910167454.7

申请日：2009-08-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈建豪 ,  连浩明 ,  李思毅 ,  李启弘 ,  陈建良 ,  费中豪 ,  杨文志 ,  黄仁安 ,  张启新 ,  林俊铭 ,  庄学理 ,  叶俊林 ,  林纲正 ,  黄国泰

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L21/28088 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833

Abstract: 本发明提供一半导体装置及其制造方法，该装置包含一半导体基材及一形成于该基材中的晶体管，该晶体管包含一具有一高介电常数介电质及金属栅极的栅极堆叠，一密封层形成于该栅极堆叠的侧壁上，该密封层具有一内部边缘及一外部边缘，该内部边缘与该栅极堆叠相接合，一间隔物形成于该密封层的外部边缘上，及一源/漏极区形成于该栅极堆叠的两侧上，该源/漏极区包含一沿着该密封层的外部边缘的轻掺杂源/漏极区。本发明提供了简单且具有经济效益的密封结构及方法，以维持金属栅极高介电常数介电质的完整性，并因此改善了装置效能及可靠度。

公开(公告)号：CN101232021A

公开(公告)日：2008-07-30

申请号：CN200810002671.6

申请日：2008-01-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 侯永田 ,  徐鹏富 ,  金鹰 ,  林纲正 ,  黄国泰 ,  李资良

IPC: H01L27/092 ,  H01L27/12

CPC classification number: H01L21/823842 ,  H01L21/28044 ,  H01L21/28088 ,  H01L21/823835 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/7833 ,  H01L29/7843

Abstract: 本发明涉及一种半导体结构，包括：半导体基底；第一导电型的第一金属氧化物半导体装置，包括：第一栅极介电层，形成于半导体基底上；含有金属的第一栅极电极层，形成于第一栅极介电层上；硅化层，形成于含有金属的第一栅极电极层上；以及第二导电型的第二金属氧化物半导体装置，其导电型与第一导电型相反，包括：第二栅极介电层，形成于半导体基底上；含有金属的第二栅极电极层，形成于第二栅极介电层上；以及接触蚀刻停止层，具有一部分形成于含有金属的第二栅极电极层上，其中介于接触蚀刻停止层的上述部分与含有金属的第二栅极电极层之间的区域实质上不含硅。本发明可以取其利用具有能带边缘的功函数的优点，同时克服耗尽效应等缺陷。

公开(公告)号：CN100353542C

公开(公告)日：2007-12-05

申请号：CN200410042978.0

申请日：2004-06-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄泰钧 ,  姚志翔 ,  林纲正 ,  夏劲秋 ,  梁孟松

IPC: H01L23/52 ,  H01L23/532 ,  H01L21/768

CPC classification number: H01L23/5329 ,  H01L21/76804 ,  H01L21/76807 ,  H01L21/76829 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种多层金属内导线制程，藉使用第一极低介电常数材料于较低层金属层中、第二极低介电常数材料于中间层金属层中与低介电常数材料于上层金属层中，以提供良好的电性与机械性。