-
公开(公告)号:CN101232021B
公开(公告)日:2011-02-02
申请号:CN200810002671.6
申请日:2008-01-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L27/12
CPC classification number: H01L21/823842 , H01L21/28044 , H01L21/28088 , H01L21/823835 , H01L29/66545 , H01L29/6656 , H01L29/7833 , H01L29/7843
Abstract: 本发明涉及一种半导体结构,包括:半导体基底;第一导电型的第一金属氧化物半导体装置,包括:第一栅极介电层,形成于半导体基底上;含有金属的第一栅极电极层,形成于第一栅极介电层上;硅化层,形成于含有金属的第一栅极电极层上;以及第二导电型的第二金属氧化物半导体装置,其导电型与第一导电型相反,包括:第二栅极介电层,形成于半导体基底上;含有金属的第二栅极电极层,形成于第二栅极介电层上;以及接触蚀刻停止层,具有一部分形成于含有金属的第二栅极电极层上,其中介于接触蚀刻停止层的上述部分与含有金属的第二栅极电极层之间的区域实质上不含硅。本发明可以取其利用具有能带边缘的功函数的优点,同时克服耗尽效应等缺陷。
-
公开(公告)号:CN1983524A
公开(公告)日:2007-06-20
申请号:CN200610164028.4
申请日:2006-12-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/31 , H01L21/28 , H01L21/336 , H01L29/51 , H01L29/78
CPC classification number: H01L21/02175 , H01L21/0228 , H01L21/02337 , H01L21/28079 , H01L21/28194 , H01L21/3141 , H01L21/31645 , H01L29/1054 , H01L29/4958 , H01L29/517 , H01L29/518 , H01L29/6659 , H01L29/7833
Abstract: 本发明提供一种高介电常数介电层的形成方法、半导体装置及其制造方法。所述高介电常数介电层的形成方法,包括:于衬底上形成一第一介电层;于第一介电层上形成一金属材料层;于金属材料层上形成一第二介电层;以及于一氧化环境中对衬底实施一退火处理,并持续退火处理直到第一介电层、金属材料层及第二介电层结合形成均质的该高介电常数介电层。通过本发明可以提高金属氧化物半导体场效应晶体管的性能。
-
公开(公告)号:CN100539150C
公开(公告)日:2009-09-09
申请号:CN200710088958.0
申请日:2007-03-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
CPC classification number: H01L21/823443 , H01L21/28097 , H01L21/823835 , H01L29/4975 , H01L29/517 , H01L29/66545 , H01L29/7833
Abstract: 本发明提供一种半导体装置及其制造方法,该半导体装置包括:一半导体基底,包括一第一有源区以及一第二有源区;一第一硅化结构,形成于该第一有源区,其中该第一硅化结构具有一第一金属浓度;以及一第二硅化结构,形成于该第二有源区,其中该第二硅化结构具有一第二金属浓度,该第二金属浓度不等于该第一金属浓度。本发明的半导体装置及其制造方法在简化整体CMOS制造工艺整合的同时,达到调整PMOS与NMOS装置之间功能的特性,并且本发明所揭示的技术也可在相同的集成电路中提供具有不同栅极高度的栅极。
-
公开(公告)号:CN100517601C
公开(公告)日:2009-07-22
申请号:CN200610164028.4
申请日:2006-12-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/31 , H01L21/28 , H01L21/336 , H01L29/51 , H01L29/78
CPC classification number: H01L21/02175 , H01L21/0228 , H01L21/02337 , H01L21/28079 , H01L21/28194 , H01L21/3141 , H01L21/31645 , H01L29/1054 , H01L29/4958 , H01L29/517 , H01L29/518 , H01L29/6659 , H01L29/7833
Abstract: 本发明提供一种高介电常数介电层的形成方法、半导体装置及其制造方法。所述高介电常数介电层的形成方法,包括:于衬底上形成一第一介电层;于第一介电层上形成一金属材料层;于金属材料层上形成一第二介电层;以及于一氧化环境中对衬底实施一退火处理,并持续退火处理直到第一介电层、金属材料层及第二介电层结合形成均质的该高介电常数介电层,其中该金属材料层包括一第一金属及一第二金属,且该第一金属及第二金属的原子比及厚度比约为4∶6至6∶4。通过本发明可以提高金属氧化物半导体场效应晶体管的性能。
-
公开(公告)号:CN101165917A
公开(公告)日:2008-04-23
申请号:CN200710102170.0
申请日:2007-04-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L29/43 , H01L21/336 , H01L21/28
CPC classification number: H01L21/823835 , H01L21/823807 , H01L21/823842 , H01L29/165 , H01L29/66636 , H01L29/7843 , H01L29/7848
Abstract: 本发明提供一种半导体结构,包括一基板,一栅极堆栈于该基板上,一源极/漏极区域邻近该栅极堆栈,一源极/漏极硅化物区域于该源极/漏极区域上,一保护层于该源极/漏极硅化物区域上,其中位于该栅极堆栈上的一区域大致上无该保护层,以及一接触蚀刻停止层具一应力于该保护层上,且延伸于该栅极堆栈上。
-
公开(公告)号:CN101165898A
公开(公告)日:2008-04-23
申请号:CN200710088958.0
申请日:2007-03-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
CPC classification number: H01L21/823443 , H01L21/28097 , H01L21/823835 , H01L29/4975 , H01L29/517 , H01L29/66545 , H01L29/7833
Abstract: 本发明提供一种半导体装置及其制造方法,该半导体装置包括:一半导体基底,包括一第一有源区以及一第二有源区;一第一硅化结构,形成于该第一有源区,其中该第一硅化结构具有一第一金属浓度;以及一第二硅化结构,形成于该第二有源区,其中该第二硅化结构具有一第二金属浓度,该第二金属浓度不等于该第一金属浓度。本发明的半导体装置及其制造方法在简化整体CMOS制造工艺整合的同时,达到调整PMOS与NMOS装置之间功能的特性,并且本发明所揭示的技术也可在相同的集成电路中提供具有不同栅极高度的栅极。
-
公开(公告)号:CN101232021A
公开(公告)日:2008-07-30
申请号:CN200810002671.6
申请日:2008-01-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L27/12
CPC classification number: H01L21/823842 , H01L21/28044 , H01L21/28088 , H01L21/823835 , H01L29/66545 , H01L29/6656 , H01L29/7833 , H01L29/7843
Abstract: 本发明涉及一种半导体结构,包括:半导体基底;第一导电型的第一金属氧化物半导体装置,包括:第一栅极介电层,形成于半导体基底上;含有金属的第一栅极电极层,形成于第一栅极介电层上;硅化层,形成于含有金属的第一栅极电极层上;以及第二导电型的第二金属氧化物半导体装置,其导电型与第一导电型相反,包括:第二栅极介电层,形成于半导体基底上;含有金属的第二栅极电极层,形成于第二栅极介电层上;以及接触蚀刻停止层,具有一部分形成于含有金属的第二栅极电极层上,其中介于接触蚀刻停止层的上述部分与含有金属的第二栅极电极层之间的区域实质上不含硅。本发明可以取其利用具有能带边缘的功函数的优点,同时克服耗尽效应等缺陷。
-
公开(公告)号:CN101051638A
公开(公告)日:2007-10-10
申请号:CN200610167904.9
申请日:2006-12-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L29/78 , H01L29/43 , H01L29/49
CPC classification number: H01L21/823842 , H01L21/823857 , H01L29/495 , H01L29/4966 , H01L29/517
Abstract: 本发明提供一种半导体元件,是具有PMOS与NMOS晶体管的CMOS元件,所述晶体管在一半导体元件上方具有不同栅极结构。一第一栅极结构,位于该PMOS元件区域上方,包括一位于该半导体基板上方的第一栅极介电层、与一位于该第一栅极介电层上方的第一栅极导电体;以及一第二栅极结构,位于该NMOS元件区域上方,包括一位于该半导体基板上方的第二栅极介电层、及一位于该第一栅极介电层上方的第二栅极导电体;其中,该第一栅极导电体包括一以硅为基材的材料层,且该第二栅极导电体包括一以金属为基材的材料层。本发明所述的半导体元件,由于平衡了工作函数而提升了CMOS元件的性能。
-
公开(公告)号:CN101165917B
公开(公告)日:2010-07-21
申请号:CN200710102170.0
申请日:2007-04-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L29/43 , H01L21/336 , H01L21/28
CPC classification number: H01L21/823835 , H01L21/823807 , H01L21/823842 , H01L29/165 , H01L29/66636 , H01L29/7843 , H01L29/7848
Abstract: 本发明提供一种半导体结构,包括一基板,一栅极堆栈于该基板上,一源极/漏极区域邻近该栅极堆栈,一源极/漏极硅化物区域于该源极/漏极区域上,一保护层于该源极/漏极硅化物区域上,其中位于该栅极堆栈上的一区域大致上无该保护层,以及一接触蚀刻停止层具一应力于该保护层上,且延伸于该栅极堆栈上。
-
-
-
-
-
-
-
-