公开(公告)号：CN112993011A

公开(公告)日：2021-06-18

申请号：CN202011493051.4

申请日：2020-12-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄仁安 ,  林毓超 ,  李东颖

IPC: H01L29/06 ,  H01L29/10 ,  H01L29/423 ,  H01L29/78 ,  H01L27/088 ,  H01L21/8234 ,  H01L21/336 ,  B82Y40/00

Abstract: 本发明实施例提供一种半导体结构及其形成方法。半导体结构包含位于基底之上的第一全绕式栅极场效晶体管以及相邻于第一全绕式栅极场效晶体管的第一鳍式场效晶体管，第一全绕式栅极场效晶体管包含多个第一纳米结构以及围绕第一纳米结构的第一栅极堆叠。第一鳍式场效晶体管包含第一鳍结构以及位于第一鳍结构之上的第二栅极堆叠。半导体结构还包含栅极切割部件，栅极切割部件插入第一全绕式栅极场效晶体管的第一栅极堆叠与第一鳍式场效晶体管的第二栅极堆叠之间。

公开(公告)号：CN109427571A

公开(公告)日：2019-03-05

申请号：CN201711341333.0

申请日：2017-12-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 梁家铭 ,  莫亦先 ,  邱怀贤 ,  张启新 ,  黄仁安 ,  李依叡

IPC: H01L21/302 ,  H01L29/10

Abstract: 本文公开了具有优化的鳍临界尺寸负载的集成电路器件。示例性集成电路器件包括包含第一多鳍结构的核心区域和包含第二多鳍结构的输入/输出区域。第一多鳍结构具有第一宽度并且第二多鳍结构具有第二宽度。第一宽度大于第二宽度。在一些实施方式中，第一多鳍结构具有第一鳍间隔并且第二多鳍结构具有第二鳍间隔。第一鳍间隔小于第二鳍间隔。在一些实施方式中，第一多鳍结构的第一邻近鳍间距大于或等于三倍的最小鳍间距，并且第二多鳍结构的第二邻近鳍间距小于或等于两倍的最小鳍间距。本发明的实施例还涉及鳍临界尺寸负载优化。

公开(公告)号：CN103325670A

公开(公告)日：2013-09-25

申请号：CN201210418352.X

申请日：2012-10-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄仁安 ,  朱鸣 ,  刘继文

IPC: H01L21/28 ,  H01L21/8238 ,  H01L29/423 ,  H01L27/092

CPC classification number: H01L21/823864 ,  H01L21/823842 ,  H01L21/823857 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/66606

Abstract: 提供了方法和器件，包括设置在衬底上方的多个不同配置的栅极结构。例如，第一栅极结构与第一类型的晶体管相关联，并且包括第一介电层和第一金属层；第二栅极结构与第二类型的晶体管相关联，并且包括第二介电层、第二金属层、多晶硅层、第一介电层和第一金属层；以及伪栅极结构，包括第一介电层和第一金属层。本发明还提供了金属栅极半导体器件。

公开(公告)号：CN102315109A

公开(公告)日：2012-01-11

申请号：CN201110189228.6

申请日：2011-07-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 庄学理 ,  杨宝如 ,  锺昇镇 ,  游凯翔 ,  黄仁安 ,  吴伟成 ,  朱鸣

IPC: H01L21/28 ,  H01L21/336 ,  H01L29/423 ,  H01L29/78

CPC classification number: H01L21/823481 ,  H01L21/82345 ,  H01L21/823462 ,  H01L21/823842 ,  H01L21/823857 ,  H01L21/823878 ,  H01L29/66545

Abstract: 本发明提供一种半导体装置及其制造方法，该方法包括提供一具有第一表面的基板、形成一隔离结构，其部分设置于基板中且具有高于第一表面一阶梯高度的一第二表面、移除隔离结构的一部分以在其中形成一具有一底部表面，且以低于阶梯高度的距离与第一基板间隔开的凹槽、形成一栅极结构及形成一接点，其于该凹槽上方衔接该栅极结构。本发明的另一层面包括一半导体装。置。本发明可在降低尺寸的同时降低装置工艺的困难度。

公开(公告)号：CN103378099A

公开(公告)日：2013-10-30

申请号：CN201210383289.0

申请日：2012-10-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴伟成 ,  陈柏年 ,  黄仁安 ,  杨宝如 ,  庄学理

IPC: H01L27/105 ,  H01L21/8238 ,  H01L29/51

CPC classification number: H01L21/823462 ,  H01L21/823842 ,  H01L21/823857 ,  H01L27/0629 ,  H01L29/4925 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518

Abstract: 本发明描述了一种在衬底的不同区域上具有五个栅极堆叠件的半导体器件及其制造方法。该器件包括半导体衬底和用于隔离衬底上的不同区域的隔离部件。不同区域包括p型场效应晶体管(pFET)核心区、输入/输出pFET(pFET IO)区、n型场效应晶体管(nFET)核心区、输入/输出nFET(nFETIO)区和高电阻器区。本发明提供了用于高k和金属栅极堆叠件的器件和方法。

公开(公告)号：CN103311185A

公开(公告)日：2013-09-18

申请号：CN201310005524.5

申请日：2013-01-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄仁安 ,  陈柏年 ,  钟升镇 ,  杨宝如 ,  庄学理

IPC: H01L21/8238 ,  H01L21/28 ,  H01L27/092 ,  H01L29/423

CPC classification number: H01L21/823842 ,  H01L21/28079 ,  H01L21/28088 ,  H01L21/823857 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7833 ,  H01L29/7848

Abstract: 公开了制造具有混合HK/金属栅极堆叠件的半导体器件的方法。该方法包括提供半导体衬底，该半导体衬底具有位于PFET和NFET区域之间的多个隔离部件，和在半导体衬底上形成栅极堆叠件。在PFET区域中，栅极堆叠件形成为HK/金属栅极。在NFET区域中，栅极堆叠件形成为多晶硅栅极。通过利用另一个多晶硅栅极将高电阻器形成在半导体衬底上。

公开(公告)号：CN101728328A

公开(公告)日：2010-06-09

申请号：CN200910174927.6

申请日：2009-11-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄仁安 ,  杨文志 ,  陈建良 ,  费中豪 ,  张启新 ,  杨宝如 ,  庄学理

IPC: H01L21/8232 ,  H01L21/8234 ,  H01L21/335 ,  H01L21/336 ,  H01L21/28 ,  H01L27/04 ,  H01L27/085 ,  H01L27/088 ,  H01L29/772 ,  H01L29/78 ,  H01L29/06

CPC classification number: H01L29/1054 ,  H01L21/823807 ,  H01L29/1083 ,  H01L29/165 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7848

Abstract: 一种半导体装置及其制造方法，该方法包括形成一浅沟槽隔离构造于一硅基底中，定义一第一有源区域配置供一P-型场效应晶体管及一第二有源区域配置供一N-型场效应晶体管；在硅基底上形成一硬掩模，其具有一开口以露出在第一有源区域内的硅基底。通过硬掩模的开口蚀刻硅基底以形成一凹陷区在第一有源区域内的硅基底中。成长一硅锗层于凹陷区中使得在第一有源区域内硅锗层的顶表面与在第二有源区域内硅基底的顶表面实质上为共平面。形成金属栅极材料层于硅基底和硅锗层上。图案化金属栅极材料层以形成一金属栅极堆叠于第一有源区域内的硅锗层上。形成一eSiGe源极/漏极应力子分布于第一有源区域内的硅锗层和硅基底上。

公开(公告)号：CN103456775B

公开(公告)日：2017-05-03

申请号：CN201310052078.3

申请日：2013-02-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林志忠 ,  林志翰 ,  黄仁安 ,  张铭庆 ,  陈昭成

IPC: H01L29/423 ,  H01L29/78 ,  H01L21/28 ,  H01L21/336

CPC classification number: H01L29/78 ,  H01L21/283 ,  H01L21/823842 ,  H01L29/4966 ,  H01L29/4983 ,  H01L29/66545

Abstract: 本发明涉及集成电路制造，更具体地涉及半导体器件的金属栅电极。用于半导体器件的示例性结构包括：衬底，包括主表面；第一矩形栅电极，位于主表面上并包括第一多层材料层；第一介电材料，与第一矩形栅电极的一侧相邻；以及第二介电材料，与第一矩形栅电极的另外三侧相邻，第一介电材料和第二介电材料共同围绕第一矩形栅电极。

公开(公告)号：CN103325670B

公开(公告)日：2016-01-13

申请号：CN201210418352.X

申请日：2012-10-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄仁安 ,  朱鸣 ,  刘继文

IPC: H01L21/28 ,  H01L21/8238 ,  H01L29/423 ,  H01L27/092

CPC classification number: H01L21/823864 ,  H01L21/823842 ,  H01L21/823857 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/66606

Abstract: 提供了方法和器件，包括设置在衬底上方的多个不同配置的栅极结构。例如，第一栅极结构与第一类型的晶体管相关联，并且包括第一介电层和第一金属层；第二栅极结构与第二类型的晶体管相关联，并且包括第二介电层、第二金属层、多晶硅层、第一介电层和第一金属层；以及伪栅极结构，包括第一介电层和第一金属层。本发明还提供了金属栅极半导体器件。

公开(公告)号：CN103311185B

公开(公告)日：2015-04-15

申请号：CN201310005524.5

申请日：2013-01-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄仁安 ,  陈柏年 ,  钟升镇 ,  杨宝如 ,  庄学理

IPC: H01L21/8238 ,  H01L21/28 ,  H01L27/092 ,  H01L29/423

CPC classification number: H01L21/823842 ,  H01L21/28079 ,  H01L21/28088 ,  H01L21/823857 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7833 ,  H01L29/7848

Abstract: 公开了制造具有混合HK/金属栅极堆叠件的半导体器件的方法。该方法包括提供半导体衬底，该半导体衬底具有位于PFET和NFET区域之间的多个隔离部件，和在半导体衬底上形成栅极堆叠件。在PFET区域中，栅极堆叠件形成为HK/金属栅极。在NFET区域中，栅极堆叠件形成为多晶硅栅极。通过利用另一个多晶硅栅极将高电阻器形成在半导体衬底上。