公开(公告)号：CN118943186A

公开(公告)日：2024-11-12

申请号：CN202410738963.5

申请日：2024-06-07

Applicant: 西安电子科技大学 ,  西安电子科技大学杭州研究院

Inventor： 贾护军 ,  苏琪钰 ,  赵淋娜 ,  曹伟涛 ,  杨万里 ,  韦星语 ,  曹震 ,  杨银堂

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/43 ,  H01L21/336

Abstract: 本发明公开了一种基于圆柱型平行双环栅场效应晶体管的生物传感器及其制备方法，生物传感器包括圆柱型结构的沟道，沟道的两侧分别设置有源区和漏区，源区和漏区的外端分别覆盖有源电极和漏电极；沟道靠近源区和漏区的两侧段分别环设有第一低K栅介质层和第二低K栅介质层；第一低K栅介质层和第二低K栅介质层上分别覆盖有第一高K栅介质层和第二高K栅介质层，第一高K栅介质层和第二高K栅介质层上分别覆盖有第一栅金属层和第二栅金属层；与现有技术中的MOSFET器件相比，本发明制备的生物传感器，具有灵敏度高和栅控能力高的特点，且制备工艺简单，工艺成本较低。

公开(公告)号：CN118800661A

公开(公告)日：2024-10-18

申请号：CN202410864006.7

申请日：2024-06-30

Applicant: 扬州扬杰电子科技股份有限公司

Inventor： 王正 ,  杨程 ,  裘俊庆 ,  王毅

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/06 ,  H01L29/423 ,  H01L29/43

Abstract: 一种降低栅极振荡的SiC MOSFET器件及制备方法，涉及半导体技术领域。在SiC MOSFET器件内部的栅极Gate Pad区通过淀积介质层以在内部串联一介质电阻层，从而提高器件内部的栅极电阻，但由于栅极电阻会增加器件的开关损耗，因此过大的栅极电阻也会影响器件使用。而本发明的介质电阻层可以通过调节厚度来改变电阻值，从而可根据实际设计需求来改变厚度，从而削弱振荡能量，避免器件发生误开启。

公开(公告)号：CN118712216A

公开(公告)日：2024-09-27

申请号：CN202310258419.6

申请日：2023-03-14

Applicant: 长鑫存储技术有限公司

Inventor： 李泽伦 ,  薛兴坤 ,  顾婷婷

IPC: H01L29/43 ,  H01L29/78 ,  H01L21/336 ,  H01L29/12 ,  H01L29/423

Abstract: 本发明涉及一种半导体结构及其制备方法。半导体结构包括：基底，包括间隔设置的第一电极以及第二电极，且基底具有沟槽，第一电极环绕沟槽侧壁顶端设置，第二电极环绕沟槽侧壁底端设置；有源层，至少位于沟槽侧壁，且有源层接触第一电极以及第二电极，且有源层的材料与第一电极和/或第二电极的材料相同；栅极结构，位于有源层表面，栅极结构包括栅极介质层和栅电极，栅极介质层位于有源层表面，栅电极至少覆盖栅极介质层的表面。对具有第一电极和第二电极的基底退火处理后形成有源层，有源层的材料与第一电极和/或第二电极的材料相同，避免了传统的电极层与有源层材料不同导致的接触电阻过大的问题。

公开(公告)号：CN118676187A

公开(公告)日：2024-09-20

申请号：CN202410952100.8

申请日：2024-07-16

Applicant: 浙江大学 ,  浙江创芯集成电路有限公司

Inventor： 李海川 ,  綦殿禹 ,  任堃 ,  高大为 ,  许凯 ,  方文章

IPC: H01L29/06 ,  H01L29/43 ,  H01L29/417 ,  H01L29/78 ,  H01L29/10

Abstract: 本发明公开一种超短沟道二维场效应晶体管，包括衬底、栅极、栅介质、二维沟道，二维沟道的表面分别与第一电极和第二电极相接触；第一电极采用金铝双层合金，第一电极与第二电极间采用第一电极自氧化层间隔。所述金铝双层合金采用不同原子比的上层合金和下层合金。第一电极的靠近二维沟道所在层合金自氧化的自氧化层厚度为亚5纳米。本发明通过采用金铝双层合金分层自氧化的方式实现了亚5纳米厚度的均匀自氧化层，并将亚5纳米厚度的自氧化层用作隔离材料，实现第一电极和第二电极的自对准隔离，进而实现由第一电极自氧化层厚度定义的亚5纳米沟道长度，实现了亚5纳米沟道长度二维场效应晶体管低成本、大规模的制备。

公开(公告)号：CN118299405A

公开(公告)日：2024-07-05

申请号：CN202310002445.2

申请日：2023-01-03

Applicant: 北京京东方技术开发有限公司 ,  京东方科技集团股份有限公司

Inventor： 孟虎

IPC: H01L29/417 ,  H01L29/78 ,  H01L21/336 ,  H01L29/43

Abstract: 本公开提供的晶体管、其制作方法及电子装置，包括衬底基板；第一栅极，位于衬底基板之上；有源层，与第一栅极异层绝缘设置，有源层包括源极区，源极区在衬底基板上的正投影与第一栅极在衬底基板上的正投影相互交叠；源极，与第一栅极异层绝缘设置，源极在衬底基板上的正投影覆盖源极区在衬底基板上的正投影，源极包括异质半导体材料层，异质半导体材料层与源极区的有源层接触设置。

公开(公告)号：CN118235253A

公开(公告)日：2024-06-21

申请号：CN202280075683.X

申请日：2022-11-14

Applicant: 英诺赛科(珠海)科技有限公司

Inventor： 李思超 ,  周春华

IPC: H01L29/778 ,  H01L29/06 ,  H01L21/335 ,  H01L29/40 ,  H01L29/20 ,  H01L29/43 ,  H01L33/00

Abstract: 氮化物基半导体器件包括第一氮化物基半导体层、第二氮化物基半导体层、掺杂III‑V半导体层和栅电极。第二氮化物基半导体层设置在第一氮化物基半导体层上。掺杂III‑V半导体层设置在第二氮化物基半导体层上方并沿第一方向延伸在第二氮化物基半导体层上方。掺杂III‑V半导体层包括从掺杂III‑V半导体层的第一侧壁延伸到第二侧壁的至少一个改性部分，并且第一和第二侧壁相对。栅电极设置在掺杂III‑V半导体层上方并沿第一方向横跨改性部分。

公开(公告)号：CN117995909B

公开(公告)日：2024-06-21

申请号：CN202410405595.2

申请日：2024-04-07

Applicant: 深圳市华星光电半导体显示技术有限公司

Inventor： 刘念

IPC: H01L29/786 ,  H01L29/417 ,  H01L29/43 ,  H01L21/28 ,  H01L21/336 ,  H01L21/34 ,  H01L21/44 ,  G09F9/30

Abstract: 本申请实施例公开了一种薄膜晶体管器件及其制备方法、显示面板，在薄膜晶体管器件中，无机绝缘层覆盖过孔的孔壁；有源层设置在第一电极、无机绝缘层和第二电极上；栅极绝缘层覆盖有源层；栅极设置在栅极绝缘层远离过孔的孔壁的一侧；其中，第一电极、第二电极和无机绝缘层均具有同一种导电性元素。本申请实施例采用无机绝缘层覆盖过孔的孔壁，以弥补过孔孔壁因刻蚀造成的损伤，为有源层的形成提高良好背沟道膜面，从而提高薄膜晶体管器件的性能；第一电极、第二电极和无机绝缘层均具有同一种导电性元素，可使得无机绝缘层、第一电极的至少部分、第二电极的至少部分采用同种材料经过高温氧化或氮化一次形成，节省光罩制程。

公开(公告)号：CN117597003A

公开(公告)日：2024-02-23

申请号：CN202311823388.0

申请日：2023-12-27

Applicant: 湖南大学

Inventor： 胡袁源 ,  陈平安 ,  胡娴

IPC: H10K71/60 ,  H10K71/00 ,  H10K71/40 ,  H10K85/50 ,  H10K10/46 ,  H01L31/18 ,  H01L31/0224 ,  H01L33/00 ,  H01L33/40 ,  H01L21/28 ,  H01L29/43

Abstract: 本发明公开了一种金属卤化物钙钛矿电极的制备方法及其应用，制备方法包含以下步骤：步骤1)：将BSnI3前驱体溶液旋涂于图案化疏水自组装单分子层衬底上形成图案化金属卤化物钙钛矿薄膜，其中B为能使得BSnI3形成钙钛矿相的有机或无机阳离子；步骤2)退火，得到具有图案化的金属卤化物钙钛矿电极。本发明的制备方法，可以通过溶液法实现对电极的大面积、图案化和低成本制备。与此同时，对金属卤化物钙钛矿材料组分的调控可以控制钙钛矿电极的电导率、功函数和电极薄膜质量。

公开(公告)号：CN117293037A

公开(公告)日：2023-12-26

申请号：CN202311273274.3

申请日：2023-09-28

Applicant: 国网河南省电力公司电力科学研究院 ,  北京科技大学 ,  国网河南省电力公司

Inventor： 史书怀 ,  吕中宾 ,  杜君莉 ,  罗雨欣 ,  夏大伟 ,  何晓宇 ,  张朝峰 ,  李珍平 ,  曹桂州 ,  李超 ,  姚伟 ,  张先坤 ,  汪莉

IPC: H01L21/34 ,  H01L21/44 ,  H01L29/74 ,  H01L29/24 ,  H01L29/43 ,  H01L29/47 ,  H01L29/423

Abstract: 本发明公开了一种新型二维半导体材料晶闸管的构筑方法，包括以下步骤：制备二维半导体材料、二维金属电极材料、电介质材料和传统金属电极材料；基于传统金属电极材料进行电极沉积；将电介质材料转移到沉积好的电极的基底上，然后将二维半导体材料转移堆叠在电介质材料上，将二维金属电极材料转移至二维半导体材料的一侧，并将传统金属电极材料转移到二维金属电极材料上作为阳极，将传统金属电极材料转移到二维半导体材料的另一侧作为阴极，完成二维半导体材料晶闸管的构筑。本发明将二维半导体材料和二维金属材料引入晶闸管，同时进行与之匹配的晶闸管结构设计，提升晶闸管的性能，为基于二维材料的晶闸管设计和优化提供了建议。

公开(公告)号：CN117219676A

公开(公告)日：2023-12-12

申请号：CN202311025609.X

申请日：2023-08-14

Applicant: 广东中科半导体微纳制造技术研究院 ,  中国科学院苏州纳米技术与纳米仿生研究所

Inventor： 袁旭 ,  于国浩 ,  赵德胜 ,  张宝顺

IPC: H01L29/808 ,  H01L29/778 ,  H01L21/337 ,  H01L29/06 ,  H01L29/20 ,  H01L29/201 ,  H01L29/43

Abstract: 本发明公开了一种异质pn结栅极的增强型HEMT器件，包括衬底及依次层叠于所述衬底上的缓冲层、沟道层和势垒层，所述势垒层上设置有漏极、栅极和源极，所述漏极和源极与势垒层形成欧姆接触；所述栅极包括依次层叠在所述势垒层上的p型半导体层和n型半导体层，所述p型半导体层和n型半导体层形成异质pn结。本发明通过形成异质pn结栅极，提高栅极的耐压性能，减小栅极漏电流。