公开(公告)号：CN1779944A

公开(公告)日：2006-05-31

申请号：CN200510109531.5

申请日：2005-10-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈建豪 ,  张世勋 ,  杨知一 ,  陈佳麟 ,  李资良

IPC: H01L21/762 ,  H01L27/00

CPC classification number: H01L21/76232

Abstract: 本发明提供一种浅沟槽隔离结构及形成浅沟槽隔离结构的方法，具体为形成一包括氮衬垫层的无孔穴浅沟槽隔离结构的方法，包括提供一基底，此基底包括一延伸穿过一上部的硬式掩膜层至基底一厚度的STI沟槽，而暴露部分基底。其后，选择性的形成第一绝缘层，当作STI沟槽的位于暴露基底上方的部分的衬垫。接下来，将STI沟槽回填以一第二绝缘层，并平坦化第二绝缘层。后续，进行一湿蚀刻制程以移除上部的硬式掩膜层。本发明所述浅沟槽隔离结构及形成浅沟槽隔离结构的方法，可避免在STI沟槽边缘或角落形成孔穴，改善元件的性能和可靠度。

公开(公告)号：CN101425479B

公开(公告)日：2010-12-01

申请号：CN200810171583.9

申请日：2008-10-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 曾伟雄 ,  林纲正 ,  杨知一 ,  黄国泰 ,  陈嘉仁

IPC: H01L21/8238 ,  H01L27/092

CPC classification number: H01L21/823857 ,  H01L21/823842

Abstract: 本发明提供金属栅/高k电介质半导体器件，包括在半导体衬底上形成的NMOS栅结构和PMOS栅结构。NMOS栅结构包括经过掺杂杂质，例如La处理的高k栅电介质，并且PMOS栅结构的高k栅电介质材料不具有所述掺杂杂质并且好包括覆盖在所述高k栅电介质上的逸出功控制层。还提供一种同时形成NMOS和PMOS栅结构的工艺，包括在NMOS栅结构和PMOS栅结构中形成高k栅电介质材料和逸出功控制层，然后从NMOS区域中选择性地去除逸出功控制层并且通过等离子体处理选择性地将掺杂杂质注入NMOS区域中的高k栅电介质同时在所述PMOS区域中的高k栅电介质基本上不具有所述掺杂杂质。

公开(公告)号：CN100375264C

公开(公告)日：2008-03-12

申请号：CN200510109531.5

申请日：2005-10-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈建豪 ,  张世勋 ,  杨知一 ,  陈佳麟 ,  李资良

IPC: H01L21/762 ,  H01L27/00

CPC classification number: H01L21/76232

Abstract: 本发明提供一种浅沟槽隔离结构及形成浅沟槽隔离结构的方法，具体为形成一包括氮衬垫层的无孔穴浅沟槽隔离结构的方法，包括提供一基底，此基底包括一延伸穿过一上部的硬式掩膜层至基底一厚度的STI沟槽，而暴露部分基底。其后，选择性的形成第一绝缘层，当作STI沟槽的位于暴露基底上方的部分的衬垫。接下来，将STI沟槽回填以一第二绝缘层，并平坦化第二绝缘层。后续，进行一湿蚀刻制程以移除上部的硬式掩膜层。本发明所述浅沟槽隔离结构及形成浅沟槽隔离结构的方法，可避免在STI沟槽边缘或角落形成孔穴，改善元件的性能和可靠度。

公开(公告)号：CN101425479A

公开(公告)日：2009-05-06

申请号：CN200810171583.9

申请日：2008-10-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 曾伟雄 ,  林纲正 ,  杨知一 ,  黄国泰 ,  陈嘉仁

IPC: H01L21/8238 ,  H01L27/092

CPC classification number: H01L21/823857 ,  H01L21/823842

Abstract: 本发明提供金属栅/高k电介质半导体器件，包括在半导体衬底上形成的NMOS栅结构和PMOS栅结构。NMOS栅结构包括经过掺杂杂质，例如La处理的高k栅电介质，并且PMOS栅结构的高k栅电介质材料不具有所述掺杂杂质并且好包括覆盖在所述高k栅电介质上的逸出功控制层。还提供一种同时形成NMOS和PMOS栅结构的工艺，包括在NMOS栅结构和PMOS栅结构中形成高k栅电介质材料和逸出功控制层，然后从NMOS区域中选择性地去除逸出功控制层并且通过等离子体处理选择性地将掺杂杂质注入NMOS区域中的高k栅电介质同时在所述PMOS区域中的高k栅电介质基本上不具有所述掺杂杂质。