-
公开(公告)号：CN111180384B
公开(公告)日：2024-02-23
申请号：CN201911093292.7
申请日：2019-11-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/538
Abstract: 本文描述的实施例总体上涉及用于形成互连结构的一种或多种方法，诸如包括导线和导电通孔的双镶嵌互连结构，以及由此形成的结构。在一些实施例中，互连开口形成为穿过半导体衬底上方的一个或多个介电层。互连开口具有通孔开口和位于通孔开口上方的沟槽。在通孔开口中形成导电通孔。对沟槽的一个或多个暴露的介电表面实施成核增强处理。在沟槽的一个或多个暴露的介电表面上和导电通孔上的沟槽中形成导线。本发明的实施例还涉及互连结构。
-
公开(公告)号：CN109860055A
公开(公告)日：2019-06-07
申请号：CN201811416805.9
申请日：2018-11-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/10
Abstract: 一种半导体元件的制造方法包括以下步骤。第一栅电极及第二栅电极形成于基板上方，第一栅电极与第二栅电极之间具有层间介电层。实施第一蚀刻步骤以蚀刻第一栅电极及第二栅电极。横跨蚀刻后的第一栅电极及第二栅电极及层间介电层而形成牺牲层。实施第二蚀刻步骤以蚀刻牺牲层及蚀刻后的第一栅电极及第二栅电极。
-
公开(公告)号：CN112018036A
公开(公告)日：2020-12-01
申请号：CN202010406637.6
申请日：2020-05-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/8238 , H01L27/088 , H01L27/092
Abstract: 提供半导体装置的结构及半导体装置结构的制造方法。前述方法包括在半导体基底上方形成虚设栅极堆叠，以及在前述虚设栅极堆叠的侧壁上方形成多个间隔元件。前述方法亦包括移除前述虚设栅极堆叠以在前述间隔元件之间形成凹槽，以及在前述凹槽中形成金属栅极堆叠。前述方法还包括在前述金属栅极堆叠保持在温度介于约20℃至约55℃的范围内时，回蚀刻前述金属栅极堆叠。此外，前述方法包括在回蚀刻前述金属栅极堆叠之后，在前述金属栅极堆叠上方形成保护元件。
-
Patent Agency Ranking
公开(公告)号：CN109585560A
公开(公告)日：2019-04-05
申请号：CN201811141502.0
申请日：2018-09-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 一种半导体元件的制造方法，包括将第一半导体基板通过一绝缘层结合在第二半导体基板上，及蚀刻第一半导体基板以形成鳍的上部，其中绝缘层的第一部分通过蚀刻第一半导体基板而曝露。保护层通过使用原子层沉积制程而沉积于鳍上部上方及绝缘层的第一部分的顶表面上方。蚀刻位于鳍上部的顶表面上方及绝缘层的第一部分的顶表面上方的保护层的第一部分，其中保护层的第二部分保留在鳍上部的侧壁上。绝缘层的第一部分被蚀刻，绝缘层的第二部分保留在鳍上部下。蚀刻第二半导体基板以在绝缘层的第二部分下形成鳍底部。
-
公开(公告)号：CN113707604A
公开(公告)日：2021-11-26
申请号：CN202110509861.2
申请日：2021-05-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234
Abstract: 本发明一些实施例提供一种半导体制造技术。所述技术包含如下操作。接纳具有第一材料及第二材料的半导体结构。所述第一材料对第一蚀刻化学物具有第一孕育时间。所述第二材料对所述第一蚀刻化学物具有第二孕育时间。所述第一孕育时间比所述第二孕育时间短。由所述第一蚀刻化学物对所述半导体结构执行第一主蚀刻达第一持续时间。所述第一持续时间大于所述第一孕育时间且比所述第二孕育时间短。
-
公开(公告)号：CN115566045A
公开(公告)日：2023-01-03
申请号：CN202210944135.8
申请日：2022-08-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本公开描述一种半导体结构及其形成方法。方法可包括在基板上方形成鳍结构。鳍结构可包括第一牺牲层和第二牺牲层。方法可进一步包括在鳍结构的第一部分中形成凹陷结构，选择性蚀刻鳍结构的第二部分的第二牺牲层上方的鳍结构的第二部分的第一牺牲层，以及在蚀刻的第一牺牲层上形成内间隙壁层，且暴露鳍结构的第二部分的第二牺牲层。
-
公开(公告)号：CN115497802A
公开(公告)日：2022-12-20
申请号：CN202210842277.3
申请日：2022-07-18
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开涉及一种半导体装置制造系统。半导体装置制造系统可包括一腔室和在腔室中的一离子源。离子源可包括一出口。离子源可配置来产生一粒子束。半导体装置制造系统可还包括一网格结构，邻近离子源的出口且配置来操控粒子束。网格结构的一第一部分可与网格结构的一第二部分电性绝缘。
-
公开(公告)号：CN111180384A
公开(公告)日：2020-05-19
申请号：CN201911093292.7
申请日：2019-11-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/538
Abstract: 本文描述的实施例总体上涉及用于形成互连结构的一种或多种方法，诸如包括导线和导电通孔的双镶嵌互连结构，以及由此形成的结构。在一些实施例中，互连开口形成为穿过半导体衬底上方的一个或多个介电层。互连开口具有通孔开口和位于通孔开口上方的沟槽。在通孔开口中形成导电通孔。对沟槽的一个或多个暴露的介电表面实施成核增强处理。在沟槽的一个或多个暴露的介电表面上和导电通孔上的沟槽中形成导线。本发明的实施例还涉及互连结构。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.032 seconds)
