-
公开(公告)号:CN107204277B
公开(公告)日:2022-11-25
申请号:CN201611219717.0
申请日:2016-12-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/02
Abstract: 本公开实施例涉及制造半导体元件的方法。此方法包括形成第一可流动材料层于基板之上。第一区域中第一可流动材料层的上表面高于第二区域中第一可流动材料层的上表面。此方法亦包括在第一区域中形成牺牲插塞以覆盖第一可流动材料层,在第一区域中牺牲插塞之上及第二区域中第一可流动材料层之上形成第二可流动材料层。执行第一下凹工艺以致第一区域中的第二可流动材料层被移除。执行第二下凹工艺于第二区域中的第二可流动材料层,此时第一可流动材料层被第一区域的牺牲插塞保护。
-
公开(公告)号:CN110648911A
公开(公告)日:2020-01-03
申请号:CN201910569880.7
申请日:2019-06-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/311
Abstract: 本公开涉及制造半导体器件的方法。在一种形成在半导体衬底上方的下层中沿第一轴延伸的凹槽图案的方法中,在下层中形成第一开口,并且第一开口通过定向刻蚀沿第一轴延伸以形成凹槽图案。
-
公开(公告)号:CN1818791B
公开(公告)日:2010-05-12
申请号:CN200610003267.1
申请日:2006-02-08
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G03F7/70333 , G03F1/38 , G03F7/703
Abstract: 本发明是有关于一种半导体制程中的微影系统及其方法和用于其中的光罩。该在半导体制程中的微影方法,包括下列步骤:提供一种具有第一及第二聚焦面的光罩,其中该第一及第二聚焦面不同;使用该光罩以在一晶圆上进行第一曝光,以形成一第一影像,其中第一聚焦面是在第一曝光期间聚焦于晶圆;以及使用光罩以在晶圆上进行第二曝光,以形成一第二影像,其中第二聚焦面是在第二曝光期间聚焦于晶圆。本案揭示的一种在半导体制程中的微影方法,包括提供一种用于一晶圆的具有第一及第二聚焦面的光罩。该晶圆包含对应的第一及第二晶圆区。在使用第一聚焦面的第一曝光期间,第一晶圆区接收一第一影像,在使用第二聚焦面的第二曝光期间,该第二晶圆区接收二第二影像。
-
公开(公告)号:CN113345801B
公开(公告)日:2025-02-11
申请号:CN202110052273.0
申请日:2021-01-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/033
Abstract: 一种形成半导体元件的方法及其集成电路,提供形成线端延伸区域的方法以及具有线端延伸区域的元件。在一些实施方式中,一种方法包括在硬光罩层的第一区域上形成图案化光阻。在硬光罩层中形成线端延伸区域。线端延伸区域自硬光罩层的第一区域的末端侧向向外延伸。可通过改变硬光罩层在线端延伸区域的物理性质而形成线端延伸区域。
-
公开(公告)号:CN108206217B
公开(公告)日:2022-12-02
申请号:CN201710465608.5
申请日:2017-06-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 提供一种用于图案化集成电路装置如鳍状场效晶体管装置的方法。例示性的方法包括形成材料层,其包含鳍状结构的阵列;以及进行鳍状物切割工艺,以移除鳍状结构的子集。鳍状结构切割工艺包含以切割图案露出鳍状结构的子集,并移除露出的鳍状结构的子集。切割图案部份地露出鳍状结构的子集的至少一鳍状结构。在鳍状物切割工艺为优先切割鳍状物的工艺的实施方式中,材料层为芯层且鳍状结构为芯。在鳍状物切割工艺为最后切割鳍状物的工艺的实施方式中,材料层为基板(或其材料层)且鳍状结构为定义于基板(或其材料层)中的鳍状物。
-
公开(公告)号:CN106935510B
公开(公告)日:2022-01-11
申请号:CN201611226774.1
申请日:2016-12-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/417 , H01L29/423
Abstract: 本公开实施例提供一种半导体装置及其制造方法,上述半导体装置包括一第一栅极结构、一第二栅极结构、一第一源极/漏极结构和一第二源极/漏极结构。上述第一栅极结构包括一第一栅极和设置于上述第一栅极上的一第一绝缘盖层。上述第二栅极结构包括一第二栅极和设置于上述第一栅极上的一第一导电接触层。上述第一源极/漏极结构包括一第一源极/漏极导电层和设置于上述第一源极/漏极导电层上方的一第二绝缘盖层。上述第二源极/漏极结构包括一第二源极/漏极导电层和设置于上述第二源极/漏极导电层上方的一第二导电接触层。
-
公开(公告)号:CN110967934A
公开(公告)日:2020-04-07
申请号:CN201910325048.2
申请日:2019-04-22
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20
Abstract: 一种执行光刻工艺的方法包括提供测试图案。测试图案包括以第一间距布置的第一组线、以第一间距布置的第二组线,并且还包括在第一组线和第二组线之间的至少一条参考线。用辐射源曝光测试图案,以在衬底上形成测试图案结构,辐射源提供不对称的单极照射轮廓。然后测量测试图案结构,并且将测量的距离与光刻参数的偏移相关联。基于光刻参数的偏移来调整光刻工艺。本发明的实施例还涉及光刻工艺监测方法。
-
公开(公告)号:CN109786219A
公开(公告)日:2019-05-21
申请号:CN201810570106.3
申请日:2018-06-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027 , H01L21/768
Abstract: 半导体装置的制作方法包括形成硬掩模层于基板上。多层光致抗蚀剂形成于硬掩模层上。蚀刻多层光致抗蚀剂,形成多个开口于多层光致抗蚀剂中,以露出部分硬掩模层。依角度方向性地提供离子至多层光致抗蚀剂,使离子主要接触多层光致抗蚀剂中的开口侧壁而非硬掩模层。在一实施例中,通过依角度导向的蚀刻离子,可方向性地蚀刻多层光致抗蚀剂,且蚀刻离子主要接触多层光致抗蚀剂中的开口侧壁而非硬掩模层。在另一实施例中,通过依角度导向的注入离子,可方向性地注入多层光致抗蚀剂,且注入离子主要接触多层光致抗蚀剂中的开口侧壁而非硬掩模层。
-
公开(公告)号:CN107026146A
公开(公告)日:2017-08-08
申请号:CN201610816528.5
申请日:2016-09-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L23/535 , H01L21/60
CPC classification number: H01L23/5286 , H01L21/76816 , H01L21/76892 , H01L23/5226 , H01L23/528 , H01L28/00 , H01L24/43 , H01L23/535 , H01L24/19
Abstract: 本发明涉及具有双电源轨结构的集成芯片。在一些实施例中,集成芯片具有第一金属互连层,该第一金属互连层具有在第一方向上延伸的下金属布线。第二金属互连层具有通过第一通孔层耦合至下金属布线并且在下金属布线上方在垂直于第一方向的第二方向上延伸的多个连接销。第三金属互连层具有在下金属布线和连接销上方在第一方向上延伸的上金属布线。上金属布线通过布置在第一通孔层上方的第二通孔层的方式耦合至连接销。将连接销连接至下金属布线和上金属布线减小了连接至连接销的电流密度,从而减小电迁移和/或IR问题。本发明的实施例还涉及集成芯片及其形成方法。
-
公开(公告)号:CN106935510A
公开(公告)日:2017-07-07
申请号:CN201611226774.1
申请日:2016-12-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/417 , H01L29/423
CPC classification number: H01L21/823468 , H01L21/76897 , H01L21/823418 , H01L21/823431 , H01L21/823456 , H01L21/823475 , H01L23/535 , H01L29/0649 , H01L29/41791 , H01L29/42356 , H01L29/66545 , H01L29/6656 , H01L29/66795 , H01L29/785 , H01L29/4232
Abstract: 本公开实施例提供一种半导体装置及其制造方法,上述半导体装置包括一第一栅极结构、一第二栅极结构、一第一源极/漏极结构和一第二源极/漏极结构。上述第一栅极结构包括一第一栅极和设置于上述第一栅极上的一第一绝缘盖层。上述第二栅极结构包括一第二栅极和设置于上述第一栅极上的一第一导电接触层。上述第一源极/漏极结构包括一第一源极/漏极导电层和设置于上述第一源极/漏极导电层上方的一第二绝缘盖层。上述第二源极/漏极结构包括一第二源极/漏极导电层和设置于上述第二源极/漏极导电层上方的一第二导电接触层。
-
-
-
-
-
-
-
-
-