半导体装置
    1.
    发明授权

    公开(公告)号:CN116195049B

    公开(公告)日:2025-01-17

    申请号:CN202080105389.X

    申请日:2020-10-01

    Inventor: 金谷康

    Abstract: 本公开所涉及的半导体装置(100)具备半导体芯片(130),半导体芯片(130)形成有与晶体管(13)导通并具有比接合线(4)大的截面积的突起状端子(14)以及覆盖朝向其周围的侧面的具有绝缘性的防短路用侧壁(15)。半导体芯片(130)通过具有导电性的接合材料(6)接合于金属板(2)的上表面(3)。形成于与金属板(2)的上表面(3)接合的电路基板(30)的导体图案(34a)和突起状端子(14)的突出方向的端部通过接合线(4)连接。

    功率放大器以及高频模块
    2.
    发明公开

    公开(公告)号:CN117480725A

    公开(公告)日:2024-01-30

    申请号:CN202180094861.9

    申请日:2021-06-30

    Abstract: 本公开的功率放大器具备:输入端子,其从外部被输入高频信号;MMIC,其经由所述输入端子被输入所述高频信号并对所述高频信号进行放大;输入匹配电路;晶体管,其经由所述输入匹配电路被输入所述MMIC放大后的所述高频信号,并对所述高频信号进行放大;输出匹配电路;输出端子,其从外部被输入所述晶体管的漏极电压,经由所述输出匹配电路被输入所述晶体管放大后的所述高频信号,并将所述高频信号向外部输出;以及漏极偏置电路基板,其将所述晶体管的漏极与所述MMIC的漏极连接,所述晶体管与所述MMIC以小于50Ω的阻抗被共轭匹配。

    电压控制振荡器、单片微波集成电路及高频无线装置

    公开(公告)号:CN101667829B

    公开(公告)日:2013-07-03

    申请号:CN200910159440.0

    申请日:2009-06-30

    CPC classification number: H03L7/099 H03B5/1847

    Abstract: 实现低相位噪声的电压控制振荡器。在具备在包含变容二极管(2)和控制电压端子(3)的可变谐振器的电压控制振荡器中,对该可变谐振器并联连接具有最长也是在高次谐波信号的1/4波长的奇数倍上相加高次谐波信号的1/16波长的长度而最短也是从高次谐波信号的1/4波长的奇数倍中减去高次谐波信号的1/16波长的长度的前端开路短截线(5)。通过该结构,在基波频率中,基波信号向前端开路短截线(5)和变容二极管(2)这两方传播,能实现高的Q值,而在高次谐波频率中,前端开路短截线(5)具有短路负载,高次谐波信号全部向前端开路短截线(5)传播,因此抑制高次谐波信号造成的控制电压(Vt)的变动。

    偶次谐波混频器
    5.
    发明公开

    公开(公告)号:CN101627533A

    公开(公告)日:2010-01-13

    申请号:CN200780051986.3

    申请日:2007-04-25

    CPC classification number: H03D9/0633 H03D7/02

    Abstract: 本发明提供一种低成本化以及小型化偶次谐波混频器,其特征在于,具备:变换器,构成为微带线路的导体与波导管的接地导体相连接,将通过波导管模式传送的RF信号变换为微带线路的传送模式;反并联二极管对,与变换器的微带线路侧级联连接,并形成在半导体基板上;分波电路,用于对LO信号与IF信号进行分波;设置在变换器与反并联二极管对之间,具有在RF信号频率下为大约1/2波长的线路长的前端开路截线;以及设置在反并联二极管对与分波电路之间,具有在RF信号频率下为大约1/4波长的线路长的前端开路截线。

    半导体芯片及高频电路
    10.
    发明授权

    公开(公告)号:CN101641861B

    公开(公告)日:2012-12-12

    申请号:CN200780052489.5

    申请日:2007-11-15

    Abstract: 本发明提供一种能使与芯片端连接的反射电路、分波电路、匹配电路等充分地起作用的半导体芯片。该半导体芯片设于形成有二端子半导体元件(11)的半导体基板上,具有:布线图案(12、14),该布线图案(12、14)与半导体元件(11)的各端子分别连接;及电极焊盘(13、15),该电极焊盘(13、15)与布线图案(12、14)分别连接,且用于连接形成在不同于半导体基板的其它基板上的信号输入输出电路,其中,该半导体芯片还包括:并联布线图案(16、18),该并联布线图案(16、18)在二端子半导体元件(11)的各端子端与布线图案(12、14)分别连接;及电抗电路连接用电极焊盘(17、19),该电抗电路连接用电极焊盘(17、19)与并联布线图案(16、18)分别连接,且用于电连接与信号输入输出电路分开形成于其它基板上的电抗电路。

Patent Agency Ranking