-
公开(公告)号：CN118740581A
公开(公告)日：2024-10-01
申请号：CN202411033958.0
申请日：2024-07-30
Applicant: 西安微电子技术研究所
IPC: H04L27/26
Abstract: 本申请公开了一种有线载波通信同步头序列的构造及检测方法，属于数据通信技术领域，采用有线载波通信信道传输特性构建同步头序列，同步头序列在信道传输中畸变较小，在计算同步头能量和相关性时比较简单；采用自相关和互相关相结合的方式进行同步头序列检测，比较准确；使用相关峰能量值动态控制VGA调节，采用多步进方式降低了VGA的使用要求，确保了准确定位；使用该方法可以实现有线载波通信的同步头序列检测，快速准确定位OFDM符号起始，设计及实现简单，误检漏检率低。对于指令/响应方式和点对点方式工作的网络结构优势显著。
-
公开(公告)号：CN118568022A
公开(公告)日：2024-08-30
申请号：CN202410738897.1
申请日：2024-06-07
Applicant: 西安微电子技术研究所
Abstract: 本发明属于存储器技术领域，涉及一种支持多体并发访问的片上存储器访问控制结构，采用双体RAM控制，每个单体RAM控制部分包括单体RAM的访问控制结构和并行访问检测结构；并行访问检测结构包括地址检测机制和读写冲突检测机制，能够在地址不冲突以及读写不冲突的前提下对两个单体RAM的访问控制结构实现多体并发访问。通过将单体RAM拆分成双体RAM，所增加的存储带宽可以匹配总线并行读写带来的带宽匹配，仅需增加地址空间命中判断以及读写互斥即可。该方案具有资源开销低的特点，可适用于当前AXI接口的片上RAM设计中，具有较大的应用价值。
-
公开(公告)号：CN118540009A
公开(公告)日：2024-08-23
申请号：CN202410762768.6
申请日：2024-06-13
Applicant: 西安微电子技术研究所
IPC: H04J3/06
Abstract: 本发明提供一种时间确定性网络时间同步中频率漂移补偿系统和方法，包括时间比较单元与频率补偿单元；所述时间比较单元连接外部输入时间信息及有效信号，并输出开启信号和时间比对结果至频率补偿单元；所述频率补偿单元接收开启信号开启工作，并接收时间比较单元输出的时间比对结果，通过位移对补偿方向与补偿中间值进行调整，再通过加法和右移调整最终补偿值，并随着时间同步次数增大，对补偿值进行自适应调整。可适用于时间敏感网络的时间同步中，对各个时钟源频率漂移进行补偿修正，提高时间同步精度。本发明计算量更小，更快，更具有可实现性。
-
公开(公告)号：CN118174733A
公开(公告)日：2024-06-11
申请号：CN202410368778.1
申请日：2024-03-28
Applicant: 西安微电子技术研究所
IPC: H03M3/00
Abstract: 本发明涉及高精度数据转换器领域，尤其涉及一种双极性轨对轨差分型数字隔离器，包括积分动态比较模块、差分转换模块、双极性转单端VGA模块、片外高阻分压模块和阻抗缓冲模块；片外高阻分压模块的输入为外部输入直流/交流电压信号Ain，片外高阻分压模块的输出端与阻抗缓冲模块的输入端连接，阻抗缓冲模块的输入栅电阻接近无穷大；阻抗缓冲模块的输出端与双极性转单端VGA模块的输入端连接，双极性转单端VGA模块的输出端与差分转换模块的输出端连接。本发明基于数字隔离器应用，sigma delta调制的输出为单行数字码流，便于后续数字隔离器处理，结合现在工业应用对隔离器的高阻输入、高压技术要求，提出了应用解决方案。
-
公开(公告)号：CN117879581A
公开(公告)日：2024-04-12
申请号：CN202410108469.0
申请日：2024-01-25
Applicant: 西安微电子技术研究所
IPC: H03K19/0175 , H03M3/00
Abstract: 本发明属于数字隔离器领域，公开了一种用于sigma delta ADC的双极性轨对轨差分型前端输入电路，包括输入分压电路、双极性转单端VGA电路以及全差分转换电路；输入分压电路用于将输入信号电压降至预设范围内，得到降压输入信号并输出至双极性转单端VGA电路；双极性转单端VGA电路用于将降压输入信号进行幅值调整，转换为电源电压至地电压之间的正信号，得到单极性模拟电压信号并输出至全差分转换电路；全差分转换电路用于将单极性模拟电压信号转换为以预设的共模电压VCM为共模电平的全差分信号。在应用至数字隔离器时，输入信号可以是单极性或者双极性单端输入，也可以是全差分型输入，幅值可达到电源电压，更适用于工业高压隔离应用，具有较高实用性。
-
Patent Agency Ranking
公开(公告)号：CN117556752A
公开(公告)日：2024-02-13
申请号：CN202311558347.3
申请日：2023-11-21
Applicant: 西安微电子技术研究所
IPC: G06F30/33 , G06F30/337
Abstract: 本发明公开了一种基于第三方语言的FFT、IFFT数字仿真验证方法及相关设备，属于集成电路数字仿真验证领域，本方法由第三方语言生成随机数据，并基于第三方语言构建FFT/IFFT参考模型，需要验证待测设计时，将生成的随机数据分别输入至FFT/IFFT参考模型以及待测设计中，通过参考数据和待测数据的比对结果，从而完成待测设计的数字仿真验证；采用本方法能够有效地覆盖FFT/IFFT算法模块各种运算模式计算结果的有效检查，有效解决了复杂算法缺少可以适配的VIP的问题，实现了传统验证方法与第三方语言提供的各种数学算法相结合的协同验证方法。
-
公开(公告)号：CN117554694A
公开(公告)日：2024-02-13
申请号：CN202311491638.5
申请日：2023-11-09
Applicant: 西安微电子技术研究所
IPC: G01R23/10
Abstract: 本发明公开了一种时钟频率监测电路和方法，属于集成电路设计领域，本发明通过对两个时钟域下的计数逻辑进行实时精确控制，实现用户预定义频率波动范围的时钟频率监测，同时输出频率监测异常或正常的监测结果信号。本发明使用纯数字电路实现，不涉及模拟电路，实现方法明确，控制逻辑简单，相较于传统的解决方案具有低开销、易实现以及高灵活性的特点。本发明采用数字电路实现，易于SoC设计实现和集成；实现效果更有优势，可实现频率过高或过低情况的监测和预警。本发明提出的方法和结构不要求已知参考时钟必须比待测时钟频率高，且在频率相当的情况下误差很小，应用灵活性以及误差控制均优于传统结构。
-
公开(公告)号：CN113689899B
公开(公告)日：2023-09-01
申请号：CN202110997344.4
申请日：2021-08-27
Applicant: 西安微电子技术研究所
Abstract: 本发明一种存储阵列电路结构及大型存储阵列电路结构，在存储阵列分为上存储列阵和下存储列阵，同时在其端部均分别连接灵敏放大器、读写驱动模块和列地址译码电路，上存储列阵的存储单元将由上面的灵敏放大器读出，下存储列阵将由下面的灵敏放大器读出，这样不仅会减小分块设计的级数，避免引入多余的外围电路，进而减小存储器的版图面积，增加版图密度，实现静态存储器存取速度的提升以及功耗的降低。本发明相比较传统分块设计的结构，减小了位线放电幅度进而负载，降低了最坏路径延迟和存储器的功耗，达到提高整体存储器读取速度的目的；最后，本发明所提出的方法适用于各种存储器的电路架构设计，具有良好的应用前景和经济效益。
-
公开(公告)号：CN116437072A
公开(公告)日：2023-07-14
申请号：CN202310487955.3
申请日：2023-04-28
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种CMOS图像传感器晶圆级光电参数测试方法及系统，通过在探针卡上加装可控光源系统，控制光源强度，对CMOS图像传感器进行输出数据采集及转码转置，得到与象元面阵同等大小的矩阵数列，并对该矩阵阵列进行零点追踪检测，通过可控光源系统实现了CMOS图像传感器在不同曝光度下的检测，通过零点追踪检测的方式相比于逐点连续检测来说极大的减少了坏行坏列检测的时间，提升了测试效率，提高了数据处理速度；此外，本申请是在CMOS图像传感器封装前进行的晶圆级光电参数检测，相比于现有的对CMOS图像传感器封装完成后进行的检测，测试效率更高。
-
公开(公告)号：CN114666179B
公开(公告)日：2023-06-27
申请号：CN202111275675.3
申请日：2021-10-29
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种FlexRay总线纠偏值的计算方法，本发明能够对通道A、通道B以及通道A、B三种情况下的偏差值进行处理，计算该偏差值的rate纠偏值和offset纠偏值，并且均对计算进行了修正；本发明采用一种简单的方法，并结合递归的方法实现了容错中值算法；本发明的方法可以用于FPGA或者ASIC电路中。
-
-
-
-
-
-
-
-
-
Search Results
172
records
(took 0.033 seconds)
