-
公开(公告)号：CN114970428A
公开(公告)日：2022-08-30
申请号：CN202210641212.2
申请日：2022-06-08
Applicant: 西安微电子技术研究所
IPC: G06F30/367 , G06F30/38
Abstract: 本发明公开了一种用于SoC(System on Chip)中Flexray总线控制器的验证系统及方法，属于集成电路验证技术领域，提供了一种用于SoC(System on Chip)中Flexray总线控制器的验证方法，该方法以多个片外Flexray总线节点及总线编解码模型完成包括待测Flexray总线控制器节点的组网、同步、解析以及数据比对的功能，通过使用相关模型及应用配置函数对SoC中待测Flexray总线控制器进行初始化及其传输数据进行配置。通过该验证方法可有效提升片上系统中Flexray节点的测试效率。
-
公开(公告)号：CN114567569A
公开(公告)日：2022-05-31
申请号：CN202210182854.0
申请日：2022-02-25
Applicant: 西安微电子技术研究所
IPC: H04L43/045 , H04L41/14 , H04L41/12
Abstract: 本发明提供一种PCIe仿真数据可视化方法、系统、设备及介质，将PCIe事务可视化显示在平台中，解决了在调试工作中的困难，显著提高了调试的准确度和PCIe仿真验证效率。包括如下步骤：采集所有PCIe设备的PCIe串行码并解析为并行码流；根据协议规定对并行码流进行三层协议的解包，获取三层的事务流信息，其中，三层分为物理层、数据链路层和事务层；根据获取的事务流信息构建所有PCIe设备的网络拓扑结构；基于Python的Tkinter模块搭建可视化面板，对构建的网络拓扑结构进行可视化处理，实现PCIe仿真数据可视化。
-
公开(公告)号：CN114925654A
公开(公告)日：2022-08-19
申请号：CN202210577174.9
申请日：2022-05-25
Applicant: 西安微电子技术研究所
IPC: G06F30/398 , G06F30/33
Abstract: 本发明公开了一种交换电路路由算法的验证方法及装置，将第一路由验证组件数据包转换为第一总线验证组件数据包；将第一总线验证组件数据包发送给待测交换电路的每个输入端口，待测交换电路的每个输出端口输出第二总线验证组件数据包；获取第二总线验证组件数据包，并将第二总线验证组件数据包转化为第二路由验证组件数据包；获取待测交换电路的每个输入端口的第一总线验证组件数据包，并转化为第三路由验证组件数据包；根据待测交换电路的理论路由算法逻辑，对第三路由验证组件数据包进行预测，得到第四路由验证组件数据包；将第二路由验证组件数据包与第四路由验证组件数据包进行比对，本发明提高了验证的覆盖率和效率。
-
Patent Agency Ranking
公开(公告)号：CN114666179B
公开(公告)日：2023-06-27
申请号：CN202111275675.3
申请日：2021-10-29
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种FlexRay总线纠偏值的计算方法，本发明能够对通道A、通道B以及通道A、B三种情况下的偏差值进行处理，计算该偏差值的rate纠偏值和offset纠偏值，并且均对计算进行了修正；本发明采用一种简单的方法，并结合递归的方法实现了容错中值算法；本发明的方法可以用于FPGA或者ASIC电路中。
-
公开(公告)号：CN114925654B
公开(公告)日：2024-03-29
申请号：CN202210577174.9
申请日：2022-05-25
Applicant: 西安微电子技术研究所
IPC: G06F30/398 , G06F30/33
Abstract: 本发明公开了一种交换电路路由算法的验证方法及装置，将第一路由验证组件数据包转换为第一总线验证组件数据包；将第一总线验证组件数据包发送给待测交换电路的每个输入端口，待测交换电路的每个输出端口输出第二总线验证组件数据包；获取第二总线验证组件数据包，并将第二总线验证组件数据包转化为第二路由验证组件数据包；获取待测交换电路的每个输入端口的第一总线验证组件数据包，并转化为第三路由验证组件数据包；根据待测交换电路的理论路由算法逻辑，对第三路由验证组件数据包进行预测，得到第四路由验证组件数据包；将第二路由验证组件数据包与第四路由验证组件数据包进行比对，本发明提高了验证的覆盖率和效率。
-
公开(公告)号：CN114567569B
公开(公告)日：2023-10-20
申请号：CN202210182854.0
申请日：2022-02-25
Applicant: 西安微电子技术研究所
IPC: H04L43/045 , H04L41/14 , H04L41/12
Abstract: 本发明提供一种PCIe仿真数据可视化方法、系统、设备及介质，将PCIe事务可视化显示在平台中，解决了在调试工作中的困难，显著提高了调试的准确度和PCIe仿真验证效率。包括如下步骤：采集所有PCIe设备的PCIe串行码并解析为并行码流；根据协议规定对并行码流进行三层协议的解包，获取三层的事务流信息，其中，三层分为物理层、数据链路层和事务层；根据获取的事务流信息构建所有PCIe设备的网络拓扑结构；基于Python的Tkinter模块搭建可视化面板，对构建的网络拓扑结构进行可视化处理，实现PCIe仿真数据可视化。
-
公开(公告)号：CN114545201A
公开(公告)日：2022-05-27
申请号：CN202210143515.1
申请日：2022-02-16
Applicant: 西安微电子技术研究所
IPC: G01R31/28
Abstract: 本发明公开了一种总线回环测试结构和方法，包括寄存器配置模块、时间产生模块、时钟同步模块、数据发送模块、数据接收模块、回环时间产生模块、回环数据发送模块；时间产生模块和回环时间产生模块各自产生独立的周期和时隙信息；在回环使能时，将回环数据发送模块的输出TX_LP与数据发送模块的输出TX进行与操作，并与RX进行连接。可以完成时间触发类总线的回环测试，提高了总线的测试效率。
-
公开(公告)号：CN114666179A
公开(公告)日：2022-06-24
申请号：CN202111275675.3
申请日：2021-10-29
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种FlexRay总线纠偏值的计算方法，本发明能够对通道A、通道B以及通道A、B三种情况下的偏差值进行处理，计算该偏差值的rate纠偏值和offset纠偏值，并且均对计算进行了修正；本发明采用一种简单的方法，并结合递归的方法实现了容错中值算法；本发明的方法可以用于FPGA或者ASIC电路中。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.03 seconds)
