公开(公告)号：CN119949036A

公开(公告)日：2025-05-06

申请号：CN202380068955.8

申请日：2023-09-12

Applicant: 国际商业机器公司

Inventor： P·哈希米 ,  谢瑞龙

IPC: H10B61/00

Abstract: 公开了用于三端自旋轨道转矩(SOT)磁阻随机存取存储器(MRAM)设备的实施例。三端SOT MRAM设备包括驱动SOT线的第一型场效应晶体管(FET)。附加地，第一型FET包括与写字线(WWL)电接触的写入栅极。此外，该设备也包括与磁性隧道结(MTJ)电接触的第二型FET。同样，第二型FET包括与读字线(RWL)电接触的读取栅极。附加地，第一型FET被设置在第二型FET上方。此外，三端SOT MRAM设备提供每两个单元三个接触式多晶间距(CPP)的密度。

公开(公告)号：CN119896066A

公开(公告)日：2025-04-25

申请号：CN202380066048.X

申请日：2023-07-24

Applicant: 国际商业机器公司

Inventor： 程慷果 ,  J·弗洛吉尔 ,  谢瑞龙 ,  C·朴 ,  成敏圭

IPC: H10D84/03 ,  H10D84/85 ,  H10D30/01 ,  H10D30/62 ,  H10D62/10 ,  H10D64/27

Abstract: 半导体包括第一GAA FET（303）和第二GAA FET（305）。第二GAA FET在其栅极结构内包括第一栅极电介质（391）和第二栅极电介质（472）。第一GAA FET在其栅极结构内仅包括第一栅极电介质。第一GAA FET的栅极电介质结构提供相对于第二GAA FET的有效栅极电介质结构的标称或较小的有效栅极电介质或栅极电介质电阻。第一GAA FET还包括在其栅极结构内的第一栅极导体（392），并且第二GAA FET还包括在其栅极结构内的第一栅极导体和第二栅极导体（395）。第一栅极导体和第二栅极导体被第二栅极电介质隔开。

公开(公告)号：CN119856590A

公开(公告)日：2025-04-18

申请号：CN202380063774.6

申请日：2023-08-08

Applicant: 国际商业机器公司

Inventor： 谢瑞龙 ,  朱文熙 ,  C·雷登斯 ,  B·A·安德森

IPC: H10D84/83 ,  H10D62/10 ,  H10D30/43

Abstract: 提供了一种具有改进性能的半导体结构，其包括局部扩大的过孔至背侧电源轨道(VBPR)接触结构，该VBPR接触结构将一个场效应晶体管(FET)的源极/漏极区连接到背侧电源轨道。

公开(公告)号：CN119856579A

公开(公告)日：2025-04-18

申请号：CN202380064054.1

申请日：2023-08-14

Applicant: 国际商业机器公司

Inventor： B·A·安德森 ,  朱文熙 ,  王俊利 ,  C·拉登斯 ,  谢瑞龙

IPC: H10B10/00

Abstract: 提供一种集成电路(IC)的场效应晶体管(FET)单元结构。该FET单元结构包括第一和第二相邻单元。第一和第二相邻单元中的每一个跨越第一层和第二层。第二层垂直堆叠在第一层上。第一单元包括在第一和第二层中的一层上的n掺杂FET(NFET)和在第一和第二层中的另一层上的p掺杂FET(PFET)。第二单元包括在第一和第二层中的一层上的与第一单元中的NFET的数量不同的多个NFET和在第一和第二层中的另一层上的与第一单元中的PFET的数量不同的多个PFET中的至少一个。

公开(公告)号：CN119836856A

公开(公告)日：2025-04-15

申请号：CN202380065859.8

申请日：2023-08-25

Applicant: 国际商业机器公司

Inventor： 谢瑞龙 ,  程慷果 ,  J·弗洛吉尔 ,  C·朴 ,  成敏圭

IPC: H10D62/10 ,  H10D62/13 ,  H10D8/00 ,  H10D8/01 ,  H10D84/03 ,  H10D84/80

Abstract: 纳米片二极管包括书挡结构和中心结构。书挡包括被掺杂为二极管的阳极和阴极中的一个的第一半导体，并且包括左块、右块和水平连接左块和右块的间隔开的纳米片的第一堆叠。中心结构包括被掺杂为二极管的阳极和阴极中的另一个的第二半导体，并且包括前块、后块和纳米片的第二堆叠，所述纳米片的第二堆叠交叉地交错到间隔开的纳米片的第一堆叠之间的空间中并且水平地连接前块和后块。书挡结构直接接触中心结构的纳米片的第二堆叠的顶部表面、底部表面和端部表面。

公开(公告)号：CN115336126B

公开(公告)日：2024-12-20

申请号：CN202180021003.1

申请日：2021-01-28

Applicant: 国际商业机器公司

Inventor： J·福罗吉尔 ,  程慷果 ,  谢瑞龙 ,  C·帕克

IPC: H01S5/183 ,  H01S3/09

Abstract: 一种用于生产包括与半导体激光器串联集成的双稳态电阻系统(BRS)的增强激光器(ATLAS)的器件和方法。通过利用BRS的突变电阻开关，激光器表现出低于激光阈值的自发发射(SE)的减少/抑制。激光器系统包括半导体激光器以及作为可逆开关操作的BRS。BRS在高阻态下操作，其中半导体激光器低于激光阈值并且以减少的自发发射机制发射，以及在低阻态下操作，其中半导体激光器高于或等于激光阈值并且以受激发射机制发射。作为可逆开关操作的BRS跨两个独立芯片或在单个晶片上串联电连接。BRS是使用绝缘体‑金属转变(IMT)材料形成的或者是使用阈值开关选择器(TSS)形成的。

公开(公告)号：CN118901101A

公开(公告)日：2024-11-05

申请号：CN202380028735.2

申请日：2023-03-07

Applicant: 国际商业机器公司

Inventor： 吴恒 ,  谢瑞龙 ,  J·弗洛吉尔 ,  成敏圭 ,  张辰

IPC: G11C11/16 ,  H10B61/00

Abstract: 公开了一种系统的实施例。该系统包括半导体结构。半导体结构包括晶片、多个晶体管和设置在晶片背面上的磁阻随机存取存储器(MRAM)单元。晶体管设置在晶片的前端线(FEOL)上。MRAM单元通过设置在晶片背面上的触点连接到晶体管的源极‑漏极。晶体管通过至少一个触点与MRAM单元直接电接触。

公开(公告)号：CN118749129A

公开(公告)日：2024-10-08

申请号：CN202380023197.8

申请日：2023-01-18

Applicant: 国际商业机器公司

Inventor： N·贾因 ,  S·穆克什 ,  D·S·格兰特 ,  P·罗伊乔杜里 ,  谢瑞龙 ,  崔起植

IPC: H01L21/768 ,  H01L23/528

Abstract: 提供了一种半导体器件。所述半导体器件包括包含多个源极/漏极外延的晶体管。所述半导体器件还包括所述晶体管下方的至少一个背侧功率轨。所述半导体器件还包括位于多个源极/漏极外延和至少一个功率轨之间的背侧层间电介质(ILD)。所述半导体器件还包括将第一源极/漏极外延连接到所述至少一个背侧功率轨的第一背侧接触。所述半导体器件还包括形成在其它源极/漏极外延下面的一个或多个接触占位物。

公开(公告)号：CN118140302A

公开(公告)日：2024-06-04

申请号：CN202280064991.2

申请日：2022-09-16

Applicant: 国际商业机器公司

Inventor： 谢瑞龙 ,  I·塞莎德里 ,  E·米勒 ,  程慷果

IPC: H01L21/8234 ,  H01L27/088 ,  H01L29/417 ,  H01L29/775 ,  H01L21/768

Abstract: 一种用于减少触点到触点短路的半导体结构和制造方法被披露。该半导体结构包括具有衬垫和电介质芯的栅极切割区域，该电介质芯被限制在该衬垫的第一侧面(136)和该衬垫的第二侧面(138)内。该半导体结构还包括与第一侧面(136)和电介质芯重叠的第一源极/漏极(S/D)触点(150)。第一S/D包括接触衬垫的第二侧面(138)的线端。

公开(公告)号：CN117941054A

公开(公告)日：2024-04-26

申请号：CN202280061659.0

申请日：2022-09-07

Applicant: 国际商业机器公司

Inventor： 程慷果 ,  J·福罗吉尔 ,  谢瑞龙 ,  C·帕克

IPC: H01L21/768 ,  H01L29/08

Abstract: 一种半导体结构包括场效应晶体管(FET)，所述FET具有源极/漏极(36)、与所述源极/漏极(36)接触的接触件(40)和包括导电材料的掩埋电源轨(60)，其中所述掩埋电源轨(60)与所述接触件(40)接触，其中所述掩埋电源轨的最靠近所述接触件(40)的第一部分具有第一厚度，并且其中所述掩埋电源轨(60)的第二部分具有第二厚度，使得所述第一厚度小于所述第二厚度。