公开(公告)号：CN118103971A

公开(公告)日：2024-05-28

申请号：CN202280068357.6

申请日：2022-10-28

Applicant: 国际商业机器公司

Inventor： D·S·格兰特 ,  S·穆克什 ,  崔起植 ,  S·戈什 ,  谢瑞龙

IPC: H01L21/74 ,  H01L23/528 ,  H01L21/768 ,  H01L21/8238 ,  H01L27/092 ,  H01L29/66

Abstract: 本文中的实施例包括具有连接到第一场效应晶体管(FET)区域的第一源极/漏极(S/D)、连接到第二FET区域的第二S/D和埋入式电源轨(BPR)区域的半导体结构。BPR区域可以包括BPR、内衬在BPR区域的第一横向侧的第一电介质衬垫和内衬在第二横向侧的第二电介质衬垫。第一电介质衬垫将BPR与第一FET区域和第一S/D隔离，并且第二电介质衬垫将BPR与第二FET区域隔离。实施例还可以包括通过BPR区域的第二横向侧电连接第二S/D和BPR的触点。衬垫使得BPR能够在栅极和S/D形成之后形成，从而BPR在栅极和S/D的退火工艺期间不引起问题。

公开(公告)号：CN118749129A

公开(公告)日：2024-10-08

申请号：CN202380023197.8

申请日：2023-01-18

Applicant: 国际商业机器公司

Inventor： N·贾因 ,  S·穆克什 ,  D·S·格兰特 ,  P·罗伊乔杜里 ,  谢瑞龙 ,  崔起植

IPC: H01L21/768 ,  H01L23/528

Abstract: 提供了一种半导体器件。所述半导体器件包括包含多个源极/漏极外延的晶体管。所述半导体器件还包括所述晶体管下方的至少一个背侧功率轨。所述半导体器件还包括位于多个源极/漏极外延和至少一个功率轨之间的背侧层间电介质(ILD)。所述半导体器件还包括将第一源极/漏极外延连接到所述至少一个背侧功率轨的第一背侧接触。所述半导体器件还包括形成在其它源极/漏极外延下面的一个或多个接触占位物。

公开(公告)号：CN118235536A

公开(公告)日：2024-06-21

申请号：CN202280075016.1

申请日：2022-10-21

Applicant: 国际商业机器公司

Inventor： M·里佐洛 ,  D·S·格兰特 ,  S·阮

IPC: H10B61/00 ,  H10B63/00 ,  H10B63/10 ,  H10N30/01 ,  H10N35/01 ,  H10N50/01

Abstract: 一种提供半导体结构的方法，所述半导体结构为正在形成有用于增加存储器器件密度的垂直结构的许多新兴非易失性存储器器件中的垂直结构之间的间隙填充材料提供自调平、可流动的介电材料。该半导体结构在半导体结构的存储器区域和逻辑区域两者中的线金属层的后端中的多个接触之间提供平坦电介质表面。所述半导体结构包括各自连接到基于柱的存储器器件的阵列中的基于柱的存储器器件的所述多个接触的第一部分。所述接触的各自连接到所述存储器器件的阵列中的基于柱的存储器器件的所述第一部分驻留在所述自调平介电材料下方的常规层间介电材料中。所述可流动的自调平材料在接触形成期间提供平坦电介质表面。