公开(公告)号：CN114217765A

公开(公告)日：2022-03-22

申请号：CN202110480219.6

申请日：2021-04-30

Applicant: 无锡江南计算技术研究所

Inventor： 刘沙 ,  陈德训 ,  刘鑫 ,  黄则强 ,  彭超 ,  高捷 ,  王宜鹏

IPC: G06F7/487 ,  G06F17/16

Abstract: 本发明公开一种半精度浮点矩阵乘累加误差的优化方法，针对半精度浮点矩阵乘的分块运算，在进行分块结果累加计算时，先进行各分块内部累加，再进行分块间累加，具体包括以下步骤：S1、两个形状为M*K和K*N的矩阵进行半精度矩阵乘法时，如果K大于64，则将矩阵数据按kernel(M*N*K为8*32*32)进行分块；S2、每组分块中，对矩阵乘法的结果进行内部累加；S3、将S2中获得的每组分块的结果进行块间累加。本发明有效缓解了由于半精度类型数据表示范围较小导致的计算结果误差较大的问题。

公开(公告)号：CN114040566A

公开(公告)日：2022-02-11

申请号：CN202111345368.8

申请日：2021-11-15

Applicant: 无锡江南计算技术研究所

Inventor： 杨培和 ,  关通 ,  袁博 ,  吴福永 ,  曹清 ,  何宁

IPC: H05K1/02

Abstract: 本发明提供一种针对电源模块噪声抑制的PCB电路板，属于电源状态测量技术领域。该针对电源模块噪声抑制的PCB电路板包括自上至下依次集成设置的电源模块层、金属机壳层、GND层、信号层。本发明为了实现噪声抑制，在金属机壳层整平面覆铜并多点可靠连接至电源模块金属基板；在GND层设置覆铜区域，覆铜区域在信号层上的投影至少能够覆盖信号层上的控制电路与信号走线所在的区域。通过以上措施，可以有效隔绝电源模块发出的电磁噪声对板上控制电路以及电路板邻近设备的干扰，保证控制电路及邻近设备的正常运行。由于本申请中的PCB电路板只有四层结构，所以本申请的PCB电路板在保证抗干扰能力的前提下可降低PCB电路板的生产成本。

公开(公告)号：CN114036102A

公开(公告)日：2022-02-11

申请号：CN202111345367.3

申请日：2021-11-15

Applicant: 无锡江南计算技术研究所

Inventor： 杨萱 ,  高红光 ,  唐勇 ,  赵冠一 ,  孙红辉 ,  王吉军

IPC: G06F15/173 ,  G06Q20/40

Abstract: 本发明实施例提供一种支付撤销的多类型分布式管理方法及装置，所述方法包括：获取参与同步操作的处理器核，并确定处理器核中的管理者处理器核及参与者处理器核；并在管理者处理器核中设置与参与者处理器核相应的同步标记位；当接收到同步操作请求时，根据请求处理器核将管理者处理器核中的同步标记位标记为1，在接收到同步操作请求的完成信号时，清除同步标记位；接收到同步撤销请求时，检测请求处理器核对应的同步标记位为1，撤销请求处理器核对应的同步标记位。采用本方法能够支持阵列内同步操作及对应同步撤销操作的并发，发现存在未完成的同步时，可向管理者处理器核发送同步撤销请求，撤销未完成的同步操作，以便进行作业保留恢复流程。

公开(公告)号：CN113900816A

公开(公告)日：2022-01-07

申请号：CN202111201772.8

申请日：2021-10-15

Applicant: 无锡江南计算技术研究所

Inventor： 陈芳园 ,  过锋 ,  吴铁彬 ,  郝子宇 ,  谭弘兵

IPC: G06F9/50

Abstract: 本发明实施例提供一种多深度缓冲激活重发方法及装置，所述方法包括：高速缓冲存储器接收到访存请求，获取访存请求的请求地址，根据请求地址判断访存请求是否命中；未命中则发送访存请求进入脱靶缓冲，并设置第一重发标识位；高速缓冲存储器接收到后续未命中请求时，获取后续未命中请求后续地址，与请求地址进行地址相关性判断；当不相关时，发送后续未命中请求进入脱靶缓冲，设置第二重发标识位；检测到脱靶缓冲中的访存请求和后续未命中请求完成从主存装载后，通过激活重发步骤，对脱靶缓冲中的访存请求进行重发。采用本方法能够支持访存请求的乱序发射和乱序完成，同时保证脱靶请求重发后的正确性，从而提高数据Cache的性能和效率。

公开(公告)号：CN110620965B

公开(公告)日：2021-10-29

申请号：CN201910867711.1

申请日：2019-09-14

Applicant: 无锡江南计算技术研究所

Inventor： 高剑刚 ,  丁亚军 ,  郑浩 ,  李川 ,  张弓 ,  卢宏生 ,  崔晓阳 ,  王彦辉 ,  胡晋 ,  金利峰

IPC: H04L12/931 ,  H04L12/04

Abstract: 本发明提供的一种576端口交换机的互连结构及设置方法，通过设置多个水平插件板，并在水平插件板的三个端面分设带光纤端口的光纤插座板来提高壳体的空间利用率，从而实现了交换机光纤端口数量的扩展；本发明通过在第一连接中板两端面设置与其内部正交连接器相通的第一通孔，进而通过第一通孔使水平插件板与垂直插件板的相应信号端相连，同时第一通孔的深度设置为刚好与第一连接中板的相应正交连接器信号针相连，从而避免了寄生电容的产生，维护了信号传输质量。

公开(公告)号：CN110519174B

公开(公告)日：2021-10-29

申请号：CN201910869890.2

申请日：2019-09-16

Applicant: 无锡江南计算技术研究所

Inventor： 施得君 ,  姚玉良 ,  黄国华 ,  崔晓阳 ,  祝亚斌 ,  胡舒凯

IPC: H04L12/771 ,  H04Q1/02

Abstract: 本发明公开了一种面向高阶路由器芯片的高效并行管理方法及架构，包括：将路由器的端口分为多个组别；管理请求下发时，由总管部件将管理请求并行推送至各个组别，然后由各个组别采用串推的方式将管理请求推送至其组别内的各个端口；管理应答返回时，由各个组别按端口顺序收集其组别内各个端口的管理应答，然后各个组别按照其组别顺序将其收集的所有管理应答返回至总管部件。本发明能够硬件实现同时对多个端口维护管理，能够节省大量交互时间，有效提高片上维护管理效率。

公开(公告)号：CN113342669A

公开(公告)日：2021-09-03

申请号：CN202110692255.9

申请日：2021-06-22

Applicant: 无锡江南计算技术研究所

Inventor： 宁永波 ,  朱巍 ,  赵晓东 ,  谢军 ,  马亚楠

IPC: G06F11/36

Abstract: 本发明公开了一种缩短芯片代码覆盖率收敛时间的验证方法及装置，该方法包括通过预设的激励回归对芯片代码进行仿真计算，确定无覆盖率的待测点；接收第一操作指令，基于所述第一操作指令编写待测点对应的断言，断言用以表征待测点所表示的输入状态无法达到；构建形式化环境，在形式化环境中运行断言，判断断言的运行结果；根据运行结果反向补充待测点的输入状态假设，并基于输入状态假设生成测试激励进行仿真验证。本发明实现了通过形式化验证工具构建形式化环境来进行断言证明，基于断言证明结果产生作为输入状态假设的反例，进而形成测试激励，从而减少芯片代码验证过程中与设计人员的交流时间，且缩短了芯片代码验证过程中的覆盖率收敛时间。

公开(公告)号：CN113297104A

公开(公告)日：2021-08-24

申请号：CN202110665312.4

申请日：2021-06-16

Applicant: 无锡江南计算技术研究所

Inventor： 冯冬明 ,  卢宏生 ,  周建毅 ,  斯添浩 ,  周舟 ,  牟华先 ,  李扬 ,  曹志强

IPC: G06F12/1027

Abstract: 本发明为一种面向消息传递机制的地址转换装置及方法，包括：句柄代换表，包含每个句柄对应空间页表的指针，指针指向主存内连续物理地址空间的虚实代换页表；地址代换快表TLB，用于存储虚地址与物理地址的代换条目；脱靶处理部件，用于在地址代换脱靶时建立新的代换条目并存储到所说地址代换快表TLB中；主存页表，用于接收所述脱靶处理部件发出的页表读请求并返回物理页号。脱靶处理部件在地址代换脱靶时，将该次地址代换请求悬挂并向主存页表发出页表读请求，接收主存页表返回的物理页号，建立新的代换条目并装填到地址代换快表TLB中。本发明的优点是：地址转换及地址代换快表TLB的缺失装填通过硬件完成，无需CPU干预，提高了地址代换的效率。

公开(公告)号：CN110912765B

公开(公告)日：2021-08-10

申请号：CN201910862946.1

申请日：2019-09-12

Applicant: 无锡江南计算技术研究所

Inventor： 黄国华 ,  姚玉良 ,  施得君 ,  陈伟建 ,  宋新亮 ,  虞美兰

IPC: H04L12/26 ,  H04L12/721 ,  H04L12/773

Abstract: 一种面向高阶路由器芯片的嵌入式功能自测试方法及装置，属于高性能计算机体系结构技术领域。本发明的方法包括：通过源路由器芯片的网络管理端口发送自测试包至网络上；自测试包根据设定的路径信息或者目标信息在网络上传输；通过目标路由器芯片的网络管理端口接收自测试包，并对自测试包进行合法性和完备性检查。本发明的装置设于路由器芯片的网络管理端口，包括自测试包组包模块，用于生成自测试包，并将自测试包发送至网络上；自测试包接收检测模块，用于接收自测试包，并对自测试包进行合法性和完备性检查。本发明简洁高效，能够在占用路由器芯片面积尽可能小的情况下实现对路由器功能的测试。

公开(公告)号：CN110727463B

公开(公告)日：2021-08-10

申请号：CN201910863815.5

申请日：2019-09-12

Applicant: 无锡江南计算技术研究所

Inventor： 李宏亮 ,  张昆 ,  郑方 ,  菅陆田 ,  陈芳园 ,  郝子宇 ,  谭弘兵

IPC: G06F9/30

Abstract: 本发明公开了一种基于动态信用的零级指令循环缓冲预取方法。包括当检测到指令流中存在循环体时，判断循环体的循环方向；根据循环体的循环方向确定循环体的循环出口指令信息，并根据循环出口指令信息向一级指令缓存控制部件发送预取信用信息；当检测到输出指令到达循环体尾部时，判断循环体的行进方向，若循环体的行进方向为继续循环方向，则向一级指令缓存控制部件的预取信用管理部件发送启动预取信号。本发明还公开了一种基于动态信用的零级指令循环缓冲预取装置。本发明通过预取循环出口方向的指令，可以在零级指令循环缓存中的循环退出时，立即从零级指令缓存中继续提供出口方向的指令，避免零级指令缓存脱靶时带来的性能气泡。