-
公开(公告)号：CN103377154B
公开(公告)日：2016-04-13
申请号：CN201210125461.2
申请日：2012-04-25
Applicant: 无锡江南计算技术研究所
Abstract: 一种存储器的访存控制装置及方法、处理器及北桥芯片。所述存储器的访存控制装置，包括：请求解析单元，用于将访存请求解析成操作命令序列，所述操作命令序列包括若干操作命令；仲裁单元，用于按仲裁条件对所述操作命令序列中的操作命令进行仲裁，以将操作命令发送至所述存储器。相对于现有技术，本发明技术方案通过请求解析单元并行地发送操作命令序列，并利用第一时序约束、第二时序约束和第三时序约束控制发送同一操作命令序列中的当前操作命令和与所述当前操作命令相邻的前一操作命令之间的时间间隔，不仅可以并行访问多个存储体，而且能够并行访问多个存储体组，实现了多维并行访存，显著缩短访存请求的平均处理时间，提高系统整体访存性能。
-
公开(公告)号：CN110912765A
公开(公告)日：2020-03-24
申请号：CN201910862946.1
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
IPC: H04L12/26 , H04L12/721 , H04L12/773
Abstract: 一种面向高阶路由器芯片的嵌入式功能自测试方法及装置，属于高性能计算机体系结构技术领域。本发明的方法包括：通过源路由器芯片的网络管理端口发送自测试包至网络上；自测试包根据设定的路径信息或者目标信息在网络上传输；通过目标路由器芯片的网络管理端口接收自测试包，并对自测试包进行合法性和完备性检查。本发明的装置设于路由器芯片的网络管理端口，包括自测试包组包模块，用于生成自测试包，并将自测试包发送至网络上；自测试包接收检测模块，用于接收自测试包，并对自测试包进行合法性和完备性检查。本发明简洁高效，能够在占用路由器芯片面积尽可能小的情况下实现对路由器功能的测试。
-
Patent Agency Ranking
公开(公告)号：CN110601799A
公开(公告)日：2019-12-20
申请号：CN201910862949.5
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
Abstract: 一种基于双滑动窗口的链路重传方法及装置，属于高性能计算机网络领域链路层设计技术领域。本发明的方法包括：发送方维持一个发送窗口，对每一个进入链路层的数据包分配一个序列号；发送方维持一个重传类型窗口，对每一个进入链路层的数据包分配一个重传类型标记；接收方维持一个接收窗口，根据对接收到的数据包的校验情况，返回肯定或否定应答，以及数据包的序列号和数据包携带的重传类型标记；发送方接收到应答后，若收到肯定应答，则释放已确认的窗口空间；若在一定时间内未收到肯定应答，则从第一个未被肯定应答的数据包开始重传。本发明有效解决了应答包丢失、连续重传带来的应答不明确等问题，可及时正确启动重传，提高链路利用率。
-
公开(公告)号：CN101989241B
公开(公告)日：2012-08-08
申请号：CN200910165363.X
申请日：2009-08-07
Applicant: 无锡江南计算技术研究所
IPC: G06F13/16
Abstract: 一种读-修改-写处理系统及方法。所述读-修改-写处理系统通过子命令生成单元，使得任一时刻读-修改-写处理系统可以并行处理多个“读-修改-写”命令。以同类型命令优先通过的方式对所获得的内存操作命令进行仲裁，使得同一类型的命令可以得到优先通过，并随即处理。所述读-修改-写处理系统及方法可以避开“对于同一激活行的读写访问之间存在的时间间隔较大”这一问题对访存性能的影响，并可以减少数据总线的读写方向切换次数，从而提高了访存带宽。
-
公开(公告)号：CN103377154A
公开(公告)日：2013-10-30
申请号：CN201210125461.2
申请日：2012-04-25
Applicant: 无锡江南计算技术研究所
Abstract: 一种存储器的访存控制装置及方法、处理器及北桥芯片。所述存储器的访存控制装置，包括：请求解析单元，用于将访存请求解析成操作命令序列，所述操作命令序列包括若干操作命令；仲裁单元，用于按仲裁条件对所述操作命令序列中的操作命令进行仲裁，以将操作命令发送至所述存储器。相对于现有技术，本发明技术方案通过请求解析单元并行地发送操作命令序列，并利用第一时序约束、第二时序约束和第三时序约束控制发送同一操作命令序列中的当前操作命令和与所述当前操作命令相邻的前一操作命令之间的时间间隔，不仅可以并行访问多个存储体，而且能够并行访问多个存储体组，实现了多维并行访存，显著缩短访存请求的平均处理时间，提高系统整体访存性能。
-
公开(公告)号：CN110912765B
公开(公告)日：2021-08-10
申请号：CN201910862946.1
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
IPC: H04L12/26 , H04L12/721 , H04L12/773
Abstract: 一种面向高阶路由器芯片的嵌入式功能自测试方法及装置，属于高性能计算机体系结构技术领域。本发明的方法包括：通过源路由器芯片的网络管理端口发送自测试包至网络上；自测试包根据设定的路径信息或者目标信息在网络上传输；通过目标路由器芯片的网络管理端口接收自测试包，并对自测试包进行合法性和完备性检查。本发明的装置设于路由器芯片的网络管理端口，包括自测试包组包模块，用于生成自测试包，并将自测试包发送至网络上；自测试包接收检测模块，用于接收自测试包，并对自测试包进行合法性和完备性检查。本发明简洁高效，能够在占用路由器芯片面积尽可能小的情况下实现对路由器功能的测试。
-
公开(公告)号：CN101989241A
公开(公告)日：2011-03-23
申请号：CN200910165363.X
申请日：2009-08-07
Applicant: 无锡江南计算技术研究所
IPC: G06F13/16
Abstract: 一种读-修改-写处理系统及方法。所述读-修改-写处理系统通过子命令生成单元，使得任一时刻读-修改-写处理系统可以并行处理多个“读-修改-写”命令。以同类型命令优先通过的方式对所获得的内存操作命令进行仲裁，使得同一类型的命令可以得到优先通过，并随即处理。所述读-修改-写处理系统及方法可以避开“对于同一激活行的读写访问之间存在的时间间隔较大”这一问题对访存性能的影响，并可以减少数据总线的读写方向切换次数，从而提高了访存带宽。
-
-
-
-
-
-
Search Results
7
records
(took 0.028 seconds)
