-
公开(公告)号：CN113611738A
公开(公告)日：2021-11-05
申请号：CN202110914932.7
申请日：2021-08-10
Applicant: 重庆邮电大学
IPC: H01L29/20 , H01L29/06 , H01L29/739
Abstract: 本发明涉及一种异质结注入的沟槽型GaN绝缘栅双极型晶体管，属于功率半导体器件领域。该晶体管呈左右对称结构，左半边结构包括P+集电极、N‑漂移区、P‑沟道区、N+发射极衬底、绝缘介质层、栅极金属接触区、集电极金属接触区、发射极金属接触区Ⅰ、发射极金属接触区Ⅱ和Al组分渐变区。本发明基于N+型GaN衬底材料上，采用从上至下为P/N/P/N的沟槽型IGBT垂直器件结构，通过较低掺杂的P+AlGaN集电极层就可以实现P+AlGaN/GaN较高的空穴注入比，同时，还在P+AlGaN/GaN异质结界面处引入x渐变的AlxGa1‑xN渐变层，以减少器件导通压降，提高器件输出电流。
-
公开(公告)号：CN112420846A
公开(公告)日：2021-02-26
申请号：CN202011417175.4
申请日：2020-12-04
Applicant: 重庆邮电大学
Abstract: 本发明涉及一种具有表面和体内双沟道的横向超结薄层SOI‑LDMOS器件，属于半导体功率器件技术领域。该器件在传统表面栅薄层SOI‑LDMOS器件上，在埋氧层处额外引入体内栅极并在漂移区引入P型埋层，优点：(1)在正向导通时，该器件的表面与体内同时形成两个导电沟道，使电子的注入能力有很大的提升，从而降低器件的比导通电阻。引入的P型埋层提高了漂移区N型层的浓度进而优化器件的正向导通性能，最终降低器件的比导通电阻。(2)在击穿时，P型埋层优化漂移区的电场强度分布，P型埋层与N型层相互耗尽从而使漂移区发生电荷补偿效应。(3)在埋氧层引入体内栅极，提高了器件的跨导gm，从而使栅极电压对电流的控制能力增强。
-
公开(公告)号：CN112420830A
公开(公告)日：2021-02-26
申请号：CN202011409291.1
申请日：2020-12-04
Applicant: 重庆邮电大学
IPC: H01L29/778 , H01L29/423
Abstract: 本发明涉及一种具有多指栅极高电子迁移率晶体管器件，属于半导体射频器件技术领域。该InP高电子迁移率晶体管器件结构包括金属源极、金属漏极、金属多指形栅极、金属背栅、In0.53Ga0.47As盖帽层、In0.52Al0.48As肖特基势垒层、In0.52Al0.48As间隔层、In0.7Ga0.3As沟道层、In0.52Al0.48As缓冲层、InP衬底。该器件结构特点在于：使用了多指形栅和背栅作为栅极，并在In0.52Al0.48As肖特基势垒层和In0.7Ga0.3As沟道层引入了两层δ掺杂，减小了栅极的寄生参数，并减弱因缩小栅极尺寸而引起的短沟道效应。本发明在保证器件的正向导通性能不改变的前提下，通过减小栅极寄生参数和引入δ掺杂，能够有效地提高器件的截止频率和最大振荡频率。
-
公开(公告)号：CN111755523A
公开(公告)日：2020-10-09
申请号：CN202010657905.1
申请日：2020-07-09
Applicant: 重庆邮电大学
Abstract: 本发明涉及一种具有低阻N型电子通道的超结SOI-LDMOS器件，属于半导体技术领域。该器件包括源极接触区、栅源隔离氧化层、栅氧化层、栅极接触区、场氧化层、漏极接触区、源极P+区、源极、漏极、P-body、N型漂移区、埋氧层、衬底、低阻N型电子通道和超结区；低阻N型电子通道左边紧邻P-body右侧上部，右边靠近漏极的左侧，上方从左至右依次靠近栅氧化层下方的右侧部分和场氧化层的下方，下方与超结区接壤；超结区左侧紧邻P-body右侧下部，右侧紧邻N型漂移区，下方紧邻埋氧层。本发明在提高漂移区浓度，降低Ron,sp的同时，还能增加击穿电压。
-
-
Patent Agency Ranking
公开(公告)号：CN110504307A
公开(公告)日：2019-11-26
申请号：CN201910803499.2
申请日：2019-08-28
Applicant: 重庆邮电大学
IPC: H01L29/739 , H01L21/331 , H01L29/06
Abstract: 本发明涉及一种具有栅控集电极的SA-LIGBT器件，属于电子器件领域。该器件从左至右包括设置的发射极、栅极、N型漂移区、栅控集电极区域。栅控集电极区域从左至右包括N-buffer Ⅰ缓冲层、P-collector、N-buffer Ⅱ缓冲层、P型电子阻挡层P-base和N-collector。P型电子阻挡层P-base和N-collector下方为横向的槽型栅。正向导通时，P型电子阻挡层P-base可以阻挡电子流向N-collector，增加集电极短路电阻。通过调节P型电子阻挡层P-base的长度和浓度，可以调节集电极短路电阻，消除snapback效应。关断时，P型电子阻挡层会在栅控电压下反型成N型，形成电子通道，提高载流子抽取效率从而有效减少器件的关断时间。
-
公开(公告)号：CN119947191A
公开(公告)日：2025-05-06
申请号：CN202510348021.0
申请日：2025-03-24
Applicant: 重庆邮电大学
Abstract: 本发明涉及一种集成双自偏置MOS的SiC MOSFET器件，属于半导体技术领域。该器件结构上呈现对称状态，包括主MOS、自偏置PMOS和自偏置NMOS，其中，在主MOS的两侧均集成有自偏置PMOS和自偏置NMOS。本发明通过集成自偏置PMOS实现了在正向导通时，自偏置PMOS关断，P‑well区域的浮空，降低了器件的导通电阻；在阻断情况下，自偏置PMOS实现导通，对P‑well区域实现了钳位，相比完全浮空器件有效地保护了器件的栅氧化层。通过集成自偏置NMOS实现了第三象限的续流功能，且该条件下，P‑well处于浮空状态，体二极管不可能被导通，完全避免了双极退化效应。
-
公开(公告)号：CN115621303B
公开(公告)日：2025-04-15
申请号：CN202211392381.3
申请日：2022-11-08
Applicant: 重庆邮电大学
Abstract: 本发明涉及一种集成辅助耗尽栅的低功耗RC‑IGBT器件，属于半导体技术领域。该器件集成的辅助耗尽栅由栅极氧化层、多晶硅栅极组成，其特点在于辅助耗尽栅与主栅短接在一起，对其施加电压可以耗尽漂移区P柱形成自适应的电阻。本发明的突出优势主要有两点。第一，正向导通功耗降相比于传统SJ‑IGBT器件低了21％。第二，关断损耗相比传统RC‑IGBT器件降低了53％，大幅改善了器件的关断损耗与通态压降之间的折中关系。
-
公开(公告)号：CN118538729A
公开(公告)日：2024-08-23
申请号：CN202410670568.8
申请日：2024-05-28
Applicant: 重庆邮电大学
IPC: H01L27/07 , H01L29/06 , H01L29/739
Abstract: 本发明涉及一种集成自偏置pMOS和nMOS的RC‑LIGBT器件，属于半导体器件技术领域。该器件包括集电极区域自偏置pMOS与自偏置nMOS。该器件在正向导通时，利用自偏置pMOS增强空穴注入效率，利用延伸FP作为nMOS衬底并抑制电子注入，从而消除snapback效应并降低正向导通电压。FP区域的存在会极大影响器件的耐压特性，通过在集电极区域增加NC区优化器件的体内电场分布，有效提升器件的耐压特性。该器件在反向导通时利用自偏置nMOS进行反向导通。本发明完全消除了snapback现象，具有反向导通能力，优化了器件的正向导通特性，改善了器件的关断损耗与导通电压之间的折中关系。
-
公开(公告)号：CN115148806B
公开(公告)日：2024-08-20
申请号：CN202210926822.7
申请日：2022-08-03
Applicant: 重庆邮电大学
IPC: H01L29/739 , H01L29/06
Abstract: 本发明涉及一种集成钳位二极管的超结4H‑SiC IGBT器件，属于功率半导体器件领域。该器件包括P+发射区、N+发射区、P‑body区、NCEL层、N‑drift区、N‑buffer区、P+集电区、P‑pillar区、P+shield区、金属集电极、金属浮空电极、栅极氧化层、多晶硅栅极、P+区、N+区和金属发射极。本发明引入P‑pillar区改善了漂移区内电场分布；注入P+shield区能够屏蔽栅极氧化层高电场；引入NCEL层作为空穴势垒层，具有载流子注入增强效应；器件顶部集成4H‑SiC PN二极管，既保证导通压降不增大，也减小了饱和电流密度，同时在器件关断时提供了一条空穴的快速抽取路径。
-
-
-
-
-
-
-
-
-
Search Results
101
records
(took 0.028 seconds)
