-
公开(公告)号：CN111769159B
公开(公告)日：2024-05-28
申请号：CN202010658965.5
申请日：2020-07-09
Applicant: 重庆邮电大学
IPC: H01L29/739 , H01L29/06
Abstract: 本发明涉及一种具有多晶硅电子通道的SA‑LIGBT器件，属于半导体技术领域。该器件包括P型衬底、SOI隔离层、阴极、P+阴极、P‑body、N+电子发射极、栅极、栅氧化层、N型漂移区和阳极区域；阳极区域从左至右包括N‑buffer、P+阳极、阳极、多晶硅层、N+阳极和阳极，还包括设置在多晶硅层左/右侧下表面的浮空层，以及设置在多晶硅层下表面的二氧化硅隔离层，其中浮空层与二氧化硅隔离层左/右接触。本发明器件正向导通时，通过调节多晶硅层的掺杂浓度改变电子流动路径上的电阻，进而抑制snapback效应。关断时，漂移区中的大量电子可通过多晶硅层电子通道被N+阳极迅速抽取，有效降低了器件的关断损耗。
-
公开(公告)号：CN117334733A
公开(公告)日：2024-01-02
申请号：CN202311340570.0
申请日：2023-10-16
Applicant: 重庆邮电大学
IPC: H01L29/739 , H01L29/08 , H01L29/20
Abstract: 本发明涉及一种控制空穴注入效率的N衬底沟槽型GaN绝缘栅双极型晶体管，属于功率半导体器件领域。该晶体管为左右对称结构，左半边结构包括P+集电区、P‑集电区、N‑buffer区、N‑drift区、P‑body区、N+发射极衬底、绝缘介质层Al2O3、栅极金属Al接触区、集电极金属Ni接触区、发射极金属Ni/Ti接触区和发射极金属Ti/Al/Ni/Au接触区。其中高掺杂的P+区为集电极注入区，在器件正向导通时作为非平衡空穴注入机构，低掺杂的P‑区为低电子势垒区，充当漂移区非平衡电子抽出机构，可以有效改善器件关断时的电流拖尾现象，从而有更低的关断时间，降低器件在开关过程中的关断损耗。
-
公开(公告)号：CN113140636B
公开(公告)日：2023-02-28
申请号：CN202110425869.0
申请日：2021-04-20
Applicant: 重庆邮电大学
IPC: H01L29/78 , H01L29/06 , H01L29/423
Abstract: 本发明涉及一种沟槽门型叠栅SiC MOSFET器件，属于半导体技术领域。该门型叠栅MOSFET在栅极多晶硅处引入了PN结，其栅极结构为N型多晶硅、门型P型多晶硅、门型栅极接触金属层层叠加。该沟槽门型叠栅结构的改造减少了栅极与漏极源极的电容耦合面积与距离，从而减少栅电荷和开关损耗，器件开关性能得到了明显改善。改良后的器件与传统沟槽型SiC MOSFET相比，栅漏电荷下降了68％。
-
公开(公告)号：CN115621303A
公开(公告)日：2023-01-17
申请号：CN202211392381.3
申请日：2022-11-08
Applicant: 重庆邮电大学
IPC: H01L29/06 , H01L29/423 , H01L29/739
Abstract: 本发明涉及一种集成辅助耗尽栅的低功耗RC‑IGBT器件，属于半导体技术领域。该器件集成的辅助耗尽栅由栅极氧化层、多晶硅栅极组成，其特点在于辅助耗尽栅与主栅短接在一起，对其施加电压可以耗尽漂移区P柱形成自适应的电阻。本发明的突出优势主要有两点。第一，正向导通功耗降相比于传统SJ‑IGBT器件低了21％。第二，关断损耗相比传统RC‑IGBT器件降低了53％，大幅改善了器件的关断损耗与通态压降之间的折中关系。
-
公开(公告)号：CN115148806A
公开(公告)日：2022-10-04
申请号：CN202210926822.7
申请日：2022-08-03
Applicant: 重庆邮电大学
IPC: H01L29/739 , H01L29/06
Abstract: 本发明涉及一种集成钳位二极管的超结4H‑SiC IGBT器件，属于功率半导体器件领域。该器件包括P+发射区、N+发射区、P‑body区、NCEL层、N‑drift区、N‑buffer区、P+集电区、P‑pillar区、P+shield区、金属集电极、金属浮空电极、栅极氧化层、多晶硅栅极、P+区、N+区和金属发射极。本发明引入P‑pillar区改善了漂移区内电场分布；注入P+shield区能够屏蔽栅极氧化层高电场；引入NCEL层作为空穴势垒层，具有载流子注入增强效应；器件顶部集成4H‑SiC PN二极管，既保证导通压降不增大，也减小了饱和电流密度，同时在器件关断时提供了一条空穴的快速抽取路径。
-
Patent Agency Ranking
公开(公告)号：CN115036372A
公开(公告)日：2022-09-09
申请号：CN202210506289.9
申请日：2022-05-10
Applicant: 重庆邮电大学
IPC: H01L29/78 , H01L29/49 , H01L29/423 , H01L29/10 , B82Y30/00
Abstract: 本发明涉及一种具有三重多晶硅栅联合圆柱形JLT器件，属于半导体技术领域。该器件包括源极电极、漏极电极、体硅N+区、多晶硅栅电极层、二氧化硅隔离层和二氧化铪隔离层；多晶硅栅电极层包括靠近源极电极一侧的栅极P+多晶硅控制区、位于体硅N+区中央的栅极P+多晶硅第一屏蔽区和靠近漏极电极一侧的栅极P+多晶硅第二屏蔽区，对体硅N+区进行全包围。本发明在传统JLT器件的结构上，通过使用三重多晶硅联合栅技术，在器件尺寸较小的纳米尺度上，能够大幅降低器件的漏致势垒降低效应、栅漏电流和亚阈值摆幅，增加了抗沟道长度降低的中心势变化能力，最终改善了器件的短沟道效应。
-
公开(公告)号：CN115036307A
公开(公告)日：2022-09-09
申请号：CN202210506312.4
申请日：2022-05-10
Applicant: 重庆邮电大学
IPC: H01L27/07 , H01L29/739
Abstract: 本发明涉及一种集成四种MOSFET的RC‑LIGBT器件，属于半导体技术领域。该器件包括阴极P+区、阴极N+区、阴极P‑well区、漂移区、埋氧层、衬底、阳极P+区、阳极P‑well区、阳极N‑buffer区、普通MOS金属栅极、普通MOS栅极氧化层、阳极N+区、阳极浮空N+区、沟道MOS金属栅极、阳极辅助MOS金属栅极、阳极浮空MOS金属栅极、沟道MOS栅极氧化层、阳极辅助MOS栅极氧化层和阳极浮空MOS栅极氧化层。本发明改善了器件的反向恢复性能和反向导通性能。
-
公开(公告)号：CN114937666A
公开(公告)日：2022-08-23
申请号：CN202210517761.9
申请日：2022-05-12
Applicant: 重庆邮电大学
IPC: H01L27/07 , H01L29/423
Abstract: 本发明涉及一种集成双自偏置MOS低关断损耗的RC‑LIGBT器件，属于半导体技术领域。本发明的LIGBT器件，具有以下结构及性能特征：(1)反向导通MOS与低关断损耗MOS均包含N‑base﹑P‑base和N+集电极，金属栅极通过多晶硅层分别与N‑base和N+集电极短接，无需额外栅信号控制。(2)正向导通时，无负阻效应；反向导通时，当VGS,RC>VTH,反向导通MOS自动开启，器件实现反向导通；在关断时刻，器件满足VGS,FC>VTH，低关断损耗MOS开启，电子可以通过低关断损耗MOS抽取，减小了关断时间，降低了关断损耗。
-
公开(公告)号：CN113629135A
公开(公告)日：2021-11-09
申请号：CN202110924156.9
申请日：2021-08-12
Applicant: 重庆邮电大学
IPC: H01L29/16 , H01L29/423 , H01L29/78
Abstract: 本发明涉及一种集成沟槽和体平面栅的SiC MOSFET器件，属于半导体技术领域。该MOSFET是在传统沟槽栅的基础上，在沟槽栅底部引入体平面栅结构。该体平面栅由源金属﹑栅绝缘介质层﹑栅底部N+源﹑栅底部P电场屏蔽区以及栅底部沟道区组成，且栅底部N+源﹑栅底部P电场屏蔽区与源金属短接。该体平面栅不但引入新的沟道，且在P电场屏蔽区/N‑漂移区之间集成了新PN结型二极管。与传统沟槽型SiC MOSFET相比，槽栅底部峰值电场下降了75.3％；栅漏电荷下降了91.5％；开启损耗在1MHZ频率下降了66.6％；关断损耗下降了78.0％。
-
公开(公告)号：CN113140636A
公开(公告)日：2021-07-20
申请号：CN202110425869.0
申请日：2021-04-20
Applicant: 重庆邮电大学
IPC: H01L29/78 , H01L29/06 , H01L29/423
Abstract: 本发明涉及一种沟槽门型叠栅SiC MOSFET器件，属于半导体技术领域。该门型叠栅MOSFET在栅极多晶硅处引入了PN结，其栅极结构为N型多晶硅、门型P型多晶硅、门型栅极接触金属层层叠加。该沟槽门型叠栅结构的改造减少了栅极与漏极源极的电容耦合面积与距离，从而减少栅电荷和开关损耗，器件开关性能得到了明显改善。改良后的器件与传统沟槽型SiC MOSFET相比，栅漏电荷下降了68％。
-
-
-
-
-
-
-
-
-
Search Results
101
records
(took 0.027 seconds)
