公开(公告)号：CN119997562A

公开(公告)日：2025-05-13

申请号：CN202510348022.5

申请日：2025-03-24

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  陈泽生 ,  邓志杰 ,  肖宇凡 ,  周扬淇

IPC: H10D30/66 ,  H10D64/27 ,  H10D30/65

Abstract: 本发明涉及一种双辅助栅的SIC MOSFET器件，属于半导体技术领域。该器件中集成了栅极辅助沟槽栅、源极辅助沟槽栅，并设置P‑connect区，形成了受栅极辅助沟槽栅调控的P型势垒区。在器件正向导通时，栅极辅助沟槽栅和源极辅助沟槽栅共同将P型势垒区中的P‑connect耗尽夹断，断开P+源区与P‑well的连接，使P‑well浮空，降低了比导通电阻；在阻断状态时，P‑connect未被夹断，P‑well与P+源区之间势垒几乎为0，形成良好接地。在器件反向续流时，源极辅助沟槽栅旁引入了低势垒的反向导通沟道，通过该反向导通沟道对体二极管的抑制作用消除了双极退化效应，提高了器件的反向恢复速率。

公开(公告)号：CN119947191A

公开(公告)日：2025-05-06

申请号：CN202510348021.0

申请日：2025-03-24

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  邓志杰 ,  陈泽生 ,  周扬淇 ,  肖宇凡

IPC: H10D30/66 ,  H10D62/10

Abstract: 本发明涉及一种集成双自偏置MOS的SiC MOSFET器件，属于半导体技术领域。该器件结构上呈现对称状态，包括主MOS、自偏置PMOS和自偏置NMOS，其中，在主MOS的两侧均集成有自偏置PMOS和自偏置NMOS。本发明通过集成自偏置PMOS实现了在正向导通时，自偏置PMOS关断，P‑well区域的浮空，降低了器件的导通电阻；在阻断情况下，自偏置PMOS实现导通，对P‑well区域实现了钳位，相比完全浮空器件有效地保护了器件的栅氧化层。通过集成自偏置NMOS实现了第三象限的续流功能，且该条件下，P‑well处于浮空状态，体二极管不可能被导通，完全避免了双极退化效应。

公开(公告)号：CN119300405A

公开(公告)日：2025-01-10

申请号：CN202411415649.X

申请日：2024-10-11

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  邓志杰 ,  陈泽生 ,  肖宇凡 ,  周扬淇

IPC: H10D30/60 ,  H10D62/10 ,  H10D64/23 ,  H10D64/27

Abstract: 本发明涉及一种具有快恢复和低功耗特性的SiC MOSFET器件，属于半导体技术领域。该器件包括：漏极金属接触；形成于漏极金属接触表面的衬底；形成于衬底表面的漂移区；形成于漂移区表面的N_CSL；形成于N_CSL表面的第一P_base；形成于第一P_base表面的第一源区；形成于漂移区表面的第二P_well；形成于第二P_well表面的第二P+区；形成于漂移区表面的第一P‑well；形成于第一P_well表面的第一P+区；形成于第二P‑well表面的MOS沟道二极管；形成于MOS沟道二极管和N_CSL表面的L型分裂栅；以及形成于器件顶部的源极金属接触。