-
公开(公告)号：CN110311656B
公开(公告)日：2023-01-31
申请号：CN201910592610.8
申请日：2019-07-03
Applicant: 西安微电子技术研究所
IPC: H03K3/012 , H03K3/013 , H03K3/3562
Abstract: 本发明公开了一种自适应抗单粒子翻转的异步复位和置位D触发器，时钟信号输入电路分别与时钟信号输入端C、可控电阻‑电容滤波结构的主锁存器和可控电阻‑电容滤波结构的从锁存器连接；SEU监测电路分别与可控电阻‑电容滤波结构的主锁存器及可控电阻‑电容滤波结构的从锁存器连接；可控电阻‑电容滤波结构的主锁存器分别与数据信号输入端D、复位信号输入端R、置位信号输入端SN及可控电阻‑电容滤波结构的从锁存器连接；可控电阻‑电容滤波结构的从锁存器分别与复位信号输入端R、置位信号输入端SN及输出电路连接；输出电路与第一输出端Q及第二输出端QN连接。
-
公开(公告)号：CN112019779B
公开(公告)日：2022-10-21
申请号：CN202010858423.2
申请日：2020-08-24
Applicant: 西安微电子技术研究所
IPC: H04N5/374
Abstract: 本发明为一种超大阵列图像传感器的校准型面阵驱动电路及方法，包括行驱动电路A、行驱动电路B和驱动校准电路；所述行驱动电路A和行驱动电路B的版图结构相同，分别连接像元面阵，对像元面阵产生驱动信号；所述驱动校准电路的输入端连接产生图像传感器控制信号的状态机的输出端，驱动校准电路的输出端分别连接行驱动电路A和行驱动电路B的输入端；所述驱动校准电路将状态机输入的控制信号分为两路，一路控制信号通过延时校准后输出至行驱动电路A，另一路控制信号直接输出至行驱动电路B。本发明实现了对像元阵列的可靠控制，支持芯片的拼接复用，具有设计结构简单、可移植性强，可靠性高的优点。
-
公开(公告)号：CN110232251B
公开(公告)日：2022-09-27
申请号：CN201910528445.X
申请日：2019-06-18
Applicant: 西安微电子技术研究所
IPC: G06F30/3312
Abstract: 本发明公开了一种适用于时序开关电路的噪声仿真分析方法，包括以下步骤：1)对时序开关电路进行瞬态仿真，并输入一个定频信号，电路的输出端输出仿真结果；2)对仿真结果进行采样，采样间隔为Tsample，得到离散采样序列；3)对离散采样序列进行频域变换，获得其频谱信息；4)根据频谱信息计算电路噪声；其中，Tsample为时序开关电路的工作周期，Tsig/Tsample>2，Tsig为定频信号的周期；定频信号的振幅在时序开关电路的大信号输入摆幅范围内；避免了交流仿真中由于电路大信号工作状态固定造成的噪声采样不完整。
-
公开(公告)号：CN114937677A
公开(公告)日：2022-08-23
申请号：CN202210688398.7
申请日：2022-06-17
Applicant: 西安微电子技术研究所
IPC: H01L27/146
Abstract: 本发明公开了一种埋层沟道背照式抗辐照像元加固结构和制备方法，包括外延层；外延层上刻蚀形成STI槽，外延层上进行阱注入形成STI阱注入区与传输管阱注入区，STI槽设置在STI阱注入区中；外延层上通过离子注入分别依次形成P埋层注入区、N埋层沟道注入区和传输管阈值调整注入区；P埋层注入区与传输管阱注入区相连接；外延层的下表面淀积有栅氧化层和多晶硅栅极；外延层通过自对准注入工艺分别形成N型PD注入区、N型FD注入区和P型钳位层注入区；FD注入区的下表面淀积有FD欧姆接触金属形成欧姆接触；外延层的下表面外侧淀积有钝化层。使实际的光电子传输沟道与栅氧化层/半导体界面分离，提升像元的抗辐照能力。
-
公开(公告)号：CN113689899A
公开(公告)日：2021-11-23
申请号：CN202110997344.4
申请日：2021-08-27
Applicant: 西安微电子技术研究所
Abstract: 本发明一种存储阵列电路结构及大型存储阵列电路结构，在存储阵列分为上存储列阵和下存储列阵，同时在其端部均分别连接灵敏放大器、读写驱动模块和列地址译码电路，上存储列阵的存储单元将由上面的灵敏放大器读出，下存储列阵将由下面的灵敏放大器读出，这样不仅会减小分块设计的级数，避免引入多余的外围电路，进而减小存储器的版图面积，增加版图密度，实现静态存储器存取速度的提升以及功耗的降低。本发明相比较传统分块设计的结构，减小了位线放电幅度进而负载，降低了最坏路径延迟和存储器的功耗，达到提高整体存储器读取速度的目的；最后，本发明所提出的方法适用于各种存储器的电路架构设计，具有良好的应用前景和经济效益。
-
Patent Agency Ranking
公开(公告)号：CN113346880A
公开(公告)日：2021-09-03
申请号：CN202110663155.3
申请日：2021-06-15
Applicant: 西安微电子技术研究所
Abstract: 本发明公开基于时钟标定的可调时间三模冗余时钟产生的系统及方法，本发明针对普通时间三模冗余结构中三路时钟间隔受到工艺、电压和温度影响变化大的问题，提出一种利用系统时钟信号标定的可调时间三模冗余时钟产生方法，实现不同应用环境和场景下三模时钟时间间隔的精确设置，缓解工艺、电压和温度对三模时钟间隔时间的影响，可以进一步提高超大规模集成的工作频率和性能。
-
公开(公告)号：CN108762991B
公开(公告)日：2021-08-03
申请号：CN201810569560.7
申请日：2018-06-05
Applicant: 西安微电子技术研究所
Abstract: 本发明一种抗单粒子翻转效应的LVDS接口发射器电路，包括三组数字控制逻辑，五个多数表决电路和一个驱动电路。针对空间辐射环境特点，对LVDS接口发射器电路数字控制部分进行三模冗余处理，当其中一路数字控制逻辑发生单粒子翻转效应时，LVDS接口发射器电路仍能够正常工作，使发射器电路抗单粒子翻转性能大幅提升；同时，保留驱动电路的单模结构，确保发射器输出驱动电路输出接口电特性保持不变。多数表决电路采用简洁的12管单元结构，减小LVDS接口发射器面积。本发明结构简单，易于实现，适用于常规LVDS接口发射器电路的单粒子翻转效应加固，提高了LVDS接口发射器电路在空间应用中的可靠性。
-
公开(公告)号：CN111800226A
公开(公告)日：2020-10-20
申请号：CN202010612890.7
申请日：2020-06-30
Applicant: 西安微电子技术研究所
IPC: H04L1/00 , H04L12/40 , H04L12/417 , H04L12/423
Abstract: 本发明公开了一种基于硬件仲裁的边带管理电路及方法，边带管理电路中接收帧处理单元、简化介质独立接口、硬件仲裁单元、寄存器和发送帧处理单元均与主控制单元连接，系统总线接口、接收帧处理单元和发送帧处理单元均与通道仲裁单元连接，接收帧处理单元、发送帧处理单元和硬件仲裁单元均与简化介质独立接口连接。本发明基于硬件仲裁的边带管理电路在硬件上仅需增加两个外部引脚，通过环路上的设备之间直接进行仲裁操作码收发进行硬件仲裁控制，整个仲裁过程无需BMC与电路之间进行命令响应交互，减少了仲裁的等待时间；采用令牌传递的策略进行发送器的选定，仅持有令牌者可以进行数据发送，确保了发送权的传递，避免了发送冲突，提升了处理的效率。
-
公开(公告)号：CN110232251A
公开(公告)日：2019-09-13
申请号：CN201910528445.X
申请日：2019-06-18
Applicant: 西安微电子技术研究所
IPC: G06F17/50
Abstract: 本发明公开了一种适用于时序开关电路的噪声仿真分析方法，包括以下步骤：1)对时序开关电路进行瞬态仿真，并输入一个定频信号，电路的输出端输出仿真结果；2)对仿真结果进行采样，采样间隔为Tsample，得到离散采样序列；3)对离散采样序列进行频域变换，获得其频谱信息；4)根据频谱信息计算电路噪声；其中，Tsample为时序开关电路的工作周期，Tsig/Tsample>2，Tsig为定频信号的周期；定频信号的振幅在时序开关电路的大信号输入摆幅范围内；避免了交流仿真中由于电路大信号工作状态固定造成的噪声采样不完整。
-
公开(公告)号：CN119780668A
公开(公告)日：2025-04-08
申请号：CN202411830858.0
申请日：2024-12-12
Applicant: 西安微电子技术研究所
IPC: G01R31/28 , H04L67/00 , G06F11/3668
Abstract: 本发明公开了一种多芯片集成的SIP模块的自动化测试系统及方法，测试系统在对各芯片单独测试后，通过整体系统测试，能够全面检测SIP模块中FPGA和ARM之间的互联通信以及协同工作情况，有效解决了多芯片互联测试难题。该自动化测试系统通过上位机的统一控制和管理，实现了从编程到测试结果输出的全自动化流程，减少了人工干预，提高了测试效率和准确性。通过上位机对各芯片的独立测试以及整体系统测试的综合数据收集和分析，能够更精准地判断故障所在，大大缩短了故障排查和修复的时间。因此，本发明提出的系统提高了SIP的测试自动化、测试覆盖率和测试的可扩展性。
-
-
-
-
-
-
-
-
-
Search Results
104
records
(took 0.033 seconds)
