-
公开(公告)号：CN109920788B
公开(公告)日：2022-03-25
申请号：CN201811112150.6
申请日：2018-09-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02
Abstract: 一种集成电路包括位于衬底中的有源区组、第一组导电结构、浅沟槽隔离(STI)区、栅极组和第一组通孔。有源区组在第一方向上延伸并且位于第一层级上。第一组导电结构和STI区至少在第一方向或第二方向上延伸、位于第一层级上、并且位于有源区组之间。STI区位于有源区组与第一组导电结构之间。栅极组在第二方向上延伸并与第一组导电结构重叠。第一组通孔将第一组导电结构连接至栅极组。本发明的实施例还提供了集成电路的形成方法。
-
公开(公告)号：CN114078768A
公开(公告)日：2022-02-22
申请号：CN202110931296.9
申请日：2021-08-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/8238 , H01L27/088 , H01L27/092
Abstract: 半导体结构包括具有第一源极/漏极(S/D)部件和第一栅极的第一晶体管；具有第二S/D部件和第二栅极的第二晶体管；设置在第一晶体管和第二晶体管上方的多层互连件；位于第一晶体管和第二晶体管下方的信号互连件；以及位于信号互连件下方并且与信号互连件电隔离的电源轨，其中，信号互连件将第一S/D部件和第一栅极的一个电连接至第二S/D部件和第二栅极的一个。本申请的实施例还涉及形成半导体结构的方法。
-
公开(公告)号：CN113809069A
公开(公告)日：2021-12-17
申请号：CN202110334753.6
申请日：2021-03-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/06
Abstract: 本公开提供半导体装置的一些实施例。本公开依据一些实施例提供的半导体装置包含细长的半导体构件，细长的半导体构件沿着第一方向纵向延伸并且被隔离特征环绕。半导体装置还包含第一源极/漏极特征以及第二源极/漏极特征，前述特征位于细长半导体构件的顶部表面上方、垂直堆叠的通道构件，前述通道构件各沿着第一方向纵向延伸在第一源极/漏极特征以及第二源极/漏极特征之间、环绕在该垂直通道构件的栅极结构、设置在细长的半导体构件的底部表面之下的外延层、位于该细长半导体构件的硅化物层、以及设置在硅化物层上的导电层。
-
公开(公告)号：CN113053887A
公开(公告)日：2021-06-29
申请号：CN202011261991.0
申请日：2020-11-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 本公开提供了一种半导体结构的实施例。半导体结构包括：衬底，具有前侧和背侧；栅极堆叠件，形成在衬底的前侧上，并且设置在衬底的有源区上；第一源极/漏极部件，形成在有源区上并且设置在栅极堆叠件的边缘处；背侧电源轨，形成在衬底的背侧上；背侧接触部件，插入在背侧电源轨和第一源极/漏极部件之间，并且将背侧电源轨电连接到第一源极/漏极部件。背侧接触部件还包括设置在衬底的背侧上的第一硅化物层。本发明的实施例还涉及形成集成电路结构的方法。
-
公开(公告)号：CN112599421A
公开(公告)日：2021-04-02
申请号：CN202010842503.9
申请日：2020-08-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/36 , H01L21/28 , H01L29/08 , H01L29/417 , H01L29/78
Abstract: 在此提供一种半导体装置及其形成方法。此半导体装置包括第一源极/漏极区域及第二源极/漏极区域，其设置在多个导电层的相对两侧上。此半导体装置亦包括介电层，其覆盖第一源极/漏极区域、第二源极/漏极区域及多个导电层。此半导体装置亦包括电性接触件，其延伸穿过介电层并进入第一源极/漏极区域。电性接触件的第一表面是电性接触件的最接近基板的表面，多个导电层的第一表面是多个导电层的最接近基板的表面，并且上述电性接触件的第一表面比上述多个导电层的第一表面更接近基板。
-
Patent Agency Ranking
公开(公告)号：CN112582409A
公开(公告)日：2021-03-30
申请号：CN202010189923.1
申请日：2020-03-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L27/088 , H01L21/8238 , H01L21/8234 , H01L29/78 , H01L21/336
Abstract: 此处提供半导体装置结构的形成方法。方法包括：形成第一栅极堆叠与第二栅极堆叠于基板上。基板具有基底以及基底上的第一鳍状结构与第二鳍状结构，且第二鳍状结构比第一鳍状结构宽。方法包括部分地移除第一栅极堆叠未覆盖的第一鳍状结构与第二栅极堆叠未覆盖的第二鳍状结构。方法包括形成内侧间隔物层于第一栅极堆叠未覆盖的第一鳍状结构上。方法包括分别形成第一应力源与第二应力源于内侧间隔物层上与第二栅极堆叠未覆盖的第二鳍状结构上。
-
公开(公告)号：CN110943036A
公开(公告)日：2020-03-31
申请号：CN201910892557.3
申请日：2019-09-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L27/02
Abstract: 本揭示案描述了用于在集成电路(integrated circuit；IC)中形成金属互连的方法。此方法包括在布局区域中放置金属互连，确定金属互连的多余部分的位置，及在此位置将金属互连的长度减去多余部分的长度，以形成金属互连的一或更多个主动部分。多余部分的长度是IC的相邻栅结构之间的距离的函数。此方法亦包括在IC的层间介电(interlayer dielectric；ILD)层上形成一或更多个主动部分，以及在一或更多个主动部分上形成通孔，其中通孔位于与一或更多个主动部分的端部相距约3nm至约5nm的位置。
-
公开(公告)号：CN113178447B
公开(公告)日：2024-12-27
申请号：CN202110327711.X
申请日：2021-03-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L23/528 , H01L23/48 , H01L21/8238 , H01L21/768 , H01L29/06 , B82Y10/00 , B82Y40/00
Abstract: 在实施例中，器件包括：包括金属化图案的第一互连结构；包括电源轨的第二互连结构；位于该第一互连结构和该第二互连结构之间的器件层，器件层包括第一晶体管，第一晶体管包括外延源极/漏极区；以及延伸穿过器件层的导电通孔，该导电通孔将电源轨连接到金属化图案，且该导电通孔接触外延源极/漏极区。本申请的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN114975421A
公开(公告)日：2022-08-30
申请号：CN202110698756.8
申请日：2021-06-23
Applicant: 台湾积体电路制造股份有限公司
Abstract: ESD保护器件包括形成在半导体主体中的PN二极管。PN二极管具有与半导体主体的前侧上的金属结构耦合的第一接触件和与半导体主体的背侧上的金属结构耦合的第二接触件。耦合到第一接触件的金属与耦合到第二接触件的金属间隔半导体主体的厚度。该间隔极大地减小了与金属结构相关联的电容，这可以实质上减小由ESD保护器件添加到I/O沟道的总电容，从而提高使用I/O沟道的高速电路的性能。本申请的实施例提供了集成电路器件及其制造方法。
-
公开(公告)号：CN113745222A
公开(公告)日：2021-12-03
申请号：CN202110932053.7
申请日：2021-08-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 本文公开了多栅极器件及其制造方法。示例性多栅极器件包括设置在第一区域中的第一FET；以及设置在衬底的第二区域中的第二FET。第一FET包括设置在衬底上方的第一沟道层，以及设置在第一沟道层上并且延伸以包裹第一沟道层的每个的第一栅极堆叠件。第二FET包括设置在衬底上方的第二沟道层，以及设置在第二沟道层上并且延伸以包裹第二沟道层的每个的第二栅极堆叠件。第一沟道层的数量大于第二沟道层的数量。第一沟道层的最底部一个位于第二沟道层的最底部一个下方。
-
-
-
-
-
-
-
-
-
Search Results
49
records
(took 0.034 seconds)
