-
公开(公告)号：CN113809046B
公开(公告)日：2025-02-28
申请号：CN202110734479.1
申请日：2021-06-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L21/768
Abstract: 本公开提供了一种互连结构、半导体结构及其形成方法，该半导体结构包括：衬底；第一金属线，位于所述衬底上方并且沿第一方向延伸；保护层，衬垫所述第一金属线的侧壁；第二金属线，位于所述第一金属线上并且沿所述第一方向延伸；第三金属线，位于所述第二金属线上方并且沿垂直于所述第一方向的第二方向延伸。
-
公开(公告)号：CN114975273A
公开(公告)日：2022-08-30
申请号：CN202110783295.4
申请日：2021-07-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 一种集成电路及其制造方法及用于集成电路的传输栅极，制造集成电路的方法包括以下步骤。在绝缘光罩中蚀刻开口，以曝露集成电路背面上的第一虚拟触点。将导电材料沉积至开口，该导电材料接触第一虚拟触点的侧壁。使导电材料凹陷，以曝露第一虚拟触点的末端。方法亦包括以下步骤。在开口中的导电材料上方沉积绝缘材料。自绝缘光罩移除第一虚拟触点以形成第一触点开口。在第一触点开口中形成第一导电触点，该第一导电触点电性连接至导电材料。
-
公开(公告)号：CN114566464A
公开(公告)日：2022-05-31
申请号：CN202210060103.1
申请日：2022-01-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本公开涉及半导体器件及其制造方法。一种方法包括：穿过半导体衬底的第一表面对区域进行掺杂；在半导体衬底内形成多个掺杂结构，其中，多个掺杂结构中的每一个都沿着垂直方向延伸并且与掺杂区域接触；在第一表面之上形成多个晶体管，其中，晶体管中的每一个包括一个或多个源极/漏极结构，该一个或多个源极/漏极结构通过掺杂结构中的相应一个电耦合到掺杂区域；在第一表面之上形成多个互连结构，其中，互连结构中的每一个电耦合到晶体管中的至少一个；以及基于通过半导体衬底的第二表面检测在掺杂区域上存在的信号，测试互连结构和晶体管之间的电连接，第二表面与第一表面相反。
-
公开(公告)号：CN114078768A
公开(公告)日：2022-02-22
申请号：CN202110931296.9
申请日：2021-08-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/8238 , H01L27/088 , H01L27/092
Abstract: 半导体结构包括具有第一源极/漏极(S/D)部件和第一栅极的第一晶体管；具有第二S/D部件和第二栅极的第二晶体管；设置在第一晶体管和第二晶体管上方的多层互连件；位于第一晶体管和第二晶体管下方的信号互连件；以及位于信号互连件下方并且与信号互连件电隔离的电源轨，其中，信号互连件将第一S/D部件和第一栅极的一个电连接至第二S/D部件和第二栅极的一个。本申请的实施例还涉及形成半导体结构的方法。
-
公开(公告)号：CN113594159B
公开(公告)日：2024-01-30
申请号：CN202110481319.0
申请日：2021-04-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 集成电路包括在衬底的背侧上的一电源轨组，第一触发器，第二触发器和第三触发器。该电源轨组在第一方向上延伸，第一触发器包括在第一方向上延伸的第一导电结构组。第二触发器在第一边界处邻接第一触发器。并且包括在第一方向上延伸的第二导电结构组。第三触发器在第二边界处邻接第二触发器。并且包括在第一方向上延伸的第三导电结构组，第一，第二和第三触发器在第一金属层上并且在衬底的与背侧相对的前侧上。第二导电结构组在第二方向上偏离第一边界和第二边界。本发明的实施例还涉及集成电路及其形成方法。
-
Patent Agency Ranking
公开(公告)号：CN114582800A
公开(公告)日：2022-06-03
申请号：CN202210060867.0
申请日：2022-01-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 本发明的实施例提供了一种集成电路，包括多个第一层深线和多个第一层浅线。该集成电路还包括多个第二层深线和多个第二层浅线。第一层深线和第一层浅线中的每个位于第一导电层中。第二层深线和第二层浅线中的每个位于第一导电层之上的第二导电层中。本发明的实施例还提供了一种制造集成电路的方法。
-
公开(公告)号：CN114566463A
公开(公告)日：2022-05-31
申请号：CN202210047744.3
申请日：2022-01-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088 , H01L21/66
Abstract: 公开了一种半导体器件及该器件的制造方法。在一个方面，该半导体器件包括第一有源区域，该第一有源区域沿第一横向方向延伸并包括多个第一外延结构。半导体器件包括互连结构，该互连结构沿第一横向方向延伸并设置在第一有源区域下方，其中多个第一外延结构中的至少一者电耦合到互连结构。互连结构包括沿着垂直于第一横向方向的第二横向方向相对于第一有源区域偏移的至少第一部分。
-
公开(公告)号：CN109599386B
公开(公告)日：2020-11-20
申请号：CN201811132804.1
申请日：2018-09-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L21/768
Abstract: 本发明描述了一种具有局部互连结构的装置。该装置可包括第一晶体管、第二晶体管、第一互连结构、第二互连结构和第三互连结构。局部互连结构可以耦合至第一晶体管和第二晶体管的栅极端子，并且在与连接至地和电源电压的参考金属线相同的互连层级处进行布线。第一互连结构可以耦合至第一晶体管的源极/漏极端子并且在局部互连结构之上进行布线。第二互连结构可以耦合至第二晶体管的源极/漏极端子并且在局部互连结构之上进行布线。第三互连结构可以在局部互连结构之上并且在与第一互连结构和第二互连结构相同的互连层级处布线。本发明的实施例还提供了局部互连结构、半导体集成电路装置及其制造方法。
-
公开(公告)号：CN110795906A
公开(公告)日：2020-02-14
申请号：CN201910651401.6
申请日：2019-07-16
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/392
Abstract: 一种半导体装置及其制造方法与产生布局图的系统。产生布局图的方法，包含：识别布局图中具有多个单元的第一区域，第一区域包含大致上平行第一方向延伸的第一列及第二列，第一列及第二列具有大致上相异的单元密度；相对于大致上垂直于第一方向的第二方向，第一列及第二列分别具有第一高度(H1)及第二高度(H2)；对于在第一列的第一位置中具有第一高度的所述多个单元中的第一高度单元，以多列高度单元替换第一高度单元，相对于第一方向上，多列高度单元较第一单元窄；以及放置多列高度单元的第一部分于部分的第一位置，借以使第一列及第二列具更相似的单元密度。
-
公开(公告)号：CN109599386A
公开(公告)日：2019-04-09
申请号：CN201811132804.1
申请日：2018-09-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L21/768
Abstract: 本发明描述了一种具有局部互连结构的装置。该装置可包括第一晶体管、第二晶体管、第一互连结构、第二互连结构和第三互连结构。局部互连结构可以耦合至第一晶体管和第二晶体管的栅极端子，并且在与连接至地和电源电压的参考金属线相同的互连层级处进行布线。第一互连结构可以耦合至第一晶体管的源极/漏极端子并且在局部互连结构之上进行布线。第二互连结构可以耦合至第二晶体管的源极/漏极端子并且在局部互连结构之上进行布线。第三互连结构可以在局部互连结构之上并且在与第一互连结构和第二互连结构相同的互连层级处布线。本发明的实施例还提供了局部互连结构、半导体集成电路装置及其制造方法。
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.027 seconds)
