-
公开(公告)号：CN118821712A
公开(公告)日：2024-10-22
申请号：CN202410838850.2
申请日：2024-06-26
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/398 , G06F30/392 , G06F30/394
Abstract: 一种用于估计产品设计的性能、功率和面积的计算机实施的方法包括：在模拟环境下放置和布线设计元件；将一个或多个模拟条件应用于设计元件；基于一个或多个模拟条件来获得第一组数据以及第一组数据之间的第一关系；基于第一关系获得预测模型；以及使用预测模型来预测新的数据集。本申请的实施例还提供了用于估计产品设计的性能、功率和面积的装置及非暂时性计算机可读介质。
-
公开(公告)号：CN118231375A
公开(公告)日：2024-06-21
申请号：CN202410234814.5
申请日：2024-03-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/525 , H01L21/768 , H01L23/48 , H10B20/25
Abstract: 一种半导体结构，包括具有第一表面和与第一表面相对的第二表面的衬底。该半导体结构包括设置在第一表面上的半导体器件。该半导体结构包括设置在第二表面上的金属化层。所述半导体结构包括与所述金属化层并联耦合的第一导电通孔和第二导电通孔，所述第一导电通孔和第二导电通孔从所述第二横向所述第一侧延伸。所述半导体结构还包括布置在所述半导体器件上并耦合到所述第一导电通孔和所述第二导电通孔的电熔丝。本申请的实施例还公开了一种制造半导体结构的方法。
-
公开(公告)号：CN116741745A
公开(公告)日：2023-09-12
申请号：CN202310495211.6
申请日：2023-05-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L23/522 , H01L21/8238
Abstract: 本发明的实施例提供了一种半导体单元结构及其制造方法。半导体单元结构包括第一互补金属氧化物半导体(CMOS)和第二CMOS，第一导电元件和第二导电元件。第一CMOS和第二CMOS被放置在衬底上，参考电压通过第一导电元件和第二导电元件分别提供给第一CMOS和第二CMOS。第一导电元件的宽度乘以第一CMOS的沟道长度的乘积与第二导电元件的宽度乘以第二CMOS的沟道长度的乘积呈正相关。本发明的实施例还提供了一种集成电路。
-
公开(公告)号：CN115000059A
公开(公告)日：2022-09-02
申请号：CN202210031374.4
申请日：2022-01-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02 , H01L27/118
Abstract: 本公开描述了具有衬底、第一井区、第二井区和第三井区的结构。第一井区位于衬底中。第二井区位于第一井区中，并包括第一源极/漏极(S/D)区。第三井区位于衬底中，并且和第一井区相邻。第三井区包括一个第二S/D区，其中第一S/D区和第二S/D区之间的间距约小于3μm。
-
公开(公告)号：CN107425066B
公开(公告)日：2020-11-06
申请号：CN201710299984.1
申请日：2017-04-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明的实施例公开了一种具有低阈值电压的FinFET变容器及其制造方法。本发明公开的方法包括提供位于衬底上方且具有沟道区、源极区和漏极区的半导体层。该方法包括在半导体层中形成阱以具有第一掺杂剂、以及将第二掺杂剂注入到阱中。第一掺杂剂和第二掺杂剂为相反的掺杂类型。阱的第一部分具有的第二掺杂剂的浓度高于第一掺杂剂的浓度。阱的位于第一部分下面的第二部分具有的第一掺杂剂的浓度高于第二掺杂剂的浓度。该方法还包括在沟道区上方形成栅极堆叠件、以及在源极区和漏极区中形成源极部件和漏极部件。阱的第一部分电连接源极部件和漏极部件。
-
Patent Agency Ranking
公开(公告)号：CN109841664A
公开(公告)日：2019-06-04
申请号：CN201810475239.2
申请日：2018-05-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06
Abstract: 一种晶体管包括衬底上的栅极结构，其中衬底包括栅极结构下方的信道区。晶体管还包括衬底中的源极，其邻近栅极结构的第一侧。晶体管还包括衬底中的漏极，其邻近栅极结构的第二侧，其中栅极结构的第二侧相对于栅极结构的第一侧。晶体管还包括邻近源极的第一淡掺杂漏极。晶体管还包括邻近漏极的第二淡掺杂漏极区。晶体管还包括邻近第一淡掺杂漏极区的掺杂延伸区。
-
公开(公告)号：CN107452737A
公开(公告)日：2017-12-08
申请号：CN201610943990.1
申请日：2016-11-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/085
CPC classification number: H01L27/0886 , H01L21/823807 , H01L21/823814 , H01L21/823821 , H01L21/823871 , H01L21/823878 , H01L27/0207 , H01L27/092 , H01L27/0924 , H01L29/1041 , H01L29/7835 , H01L29/785 , H03K3/0315 , H01L27/085
Abstract: 本发明实施例提供一种半导体装置，包括由衬底延伸的鳍片、第一源极/漏极特征、第二源极/漏极特征以及在鳍片上的栅极结构。栅极结构以及第一源极/漏极特征之间的距离不同于栅极结构以及第二源极/漏极特征之间的距离。
-
公开(公告)号：CN104051529B
公开(公告)日：2017-07-28
申请号：CN201310303834.5
申请日：2013-07-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 本发明公开了一种器件，包括具有第一导电类型的半导体衬底，以及所述半导体衬底中的深阱区，其中深阱区具有与所述第一导电类型相反的第二导电类型。该器件还包括位于深阱区上方的具有第一导电类型的阱区。半导体衬底具有位于阱区上方的顶部以及位于深阱区下方的底部，其中所述顶部和所述底部具有第一导电类型并且具有高阻抗。栅极电介质位于半导体衬底之上。栅电极位于栅极电介质上方。源极区和漏极区延伸至半导体衬底的顶部中。源极区、漏极区、栅极电介质以及栅电极形成射频（RF）开关。本发明还公开了高阻抗衬底上的RF开关。
-
公开(公告)号：CN102376781A
公开(公告)日：2012-03-14
申请号：CN201110125743.8
申请日：2011-05-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/94 , H01L29/10 , H01L29/423
CPC classification number: H01L29/93 , H01L27/0629 , H01L27/0808
Abstract: 本发明涉及一种半导体可变电容器(varactor)组件及变容器组件。变容器组件包括井区，井区配置于基板之上，且重掺杂井区配至于井区之上，其中井区和重掺杂井区是相同的导电型。栅介电层在重掺杂井区的顶面形成。栅电极在栅介电层上形成。源极区与漏极区在重掺杂井区的相对边上形成，源极区与漏极区的底面与井区接触，其中源极区与漏极区是相反的导电型。
-
公开(公告)号：CN115565948A
公开(公告)日：2023-01-03
申请号：CN202210247045.3
申请日：2022-03-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234
Abstract: 本发明实施例涉及半导体结构。根据本发明的一些实施例，一种半导体结构包含栅极结构、源极区、漏极区，及隔离结构。所述栅极结构包含第一部分、第二部分，及第三部分。所述第一部分在第一方向上延伸，且所述第二部分及所述第三部分在第二方向上延伸。所述第二部分及所述第三部分经放置于所述第一部分的相对端处。所述源极区及所述漏极区被所述栅极结构分开。所述隔离结构环绕所述栅极结构、所述源极区及所述漏极区。所述第一部分具有第一侧壁，所述第二部分具有第二侧壁，且所述第三部分具有第三侧壁。所述第一侧壁、所述第二侧壁及所述第三侧壁是平行于所述第一方向且彼此对准以形成直线。
-
-
-
-
-
-
-
-
-
Search Results
39
records
(took 0.032 seconds)
