-
公开(公告)号：CN109428586B
公开(公告)日：2022-08-05
申请号：CN201810755082.9
申请日：2018-07-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K19/0175
Abstract: 本发明的实施例公开了防止电路中的毛刺的电路和方法。在一个实例中，公开了连接至输入/输出焊盘的电路。该电路包括：第一电平转换器、第二电平转换器和控制逻辑电路。第一电平转换器被配置为用于产生数据信号。第二电平转换器被配置为用于产生输出使能信号。第一和第二电平转换器分别由第一和第二上电控制信号控制。控制逻辑电路连接至第一电平转换器和第二电平转换器，并且被配置为基于数据信号和输出使能信号，将输入/输出焊盘驱动至电压电平。
-
公开(公告)号：CN102664619B
公开(公告)日：2015-05-13
申请号：CN201110325750.2
申请日：2011-10-19
Applicant: 台湾积体电路制造股份有限公司
Inventor： 余宗欣
IPC: H03K19/0185
CPC classification number: H04L25/028
Abstract: 一种电路包括：第一节点；第二节点；上拉电路，选择地与第一节点或者第二节点相连接；下拉电路，选择地与第一节点或者第二节点相连接；以及电阻电路。该电路被配置为用于基于在第一节点和第二节点之间的电阻电路的电连接在全摆幅模式下或削弱模式下运行。本发明还提供了一种具有可控输出摆隔的电压模式驱动器。
-
公开(公告)号：CN110011653B
公开(公告)日：2023-05-02
申请号：CN201811474081.3
申请日：2018-12-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K17/687
Abstract: 本发明的实施例提供了一种电路，包括：第一类型的摆动减小电路，连接在输入/输出焊盘和缓冲电路之间；以及第二类型的摆动减小电路，连接在输入/输出焊盘和缓冲电路之间，其中，第一类型的摆动减小电路配置为当施加在输入/输出焊盘上的电压等于第一供电电压时，增加由缓冲电路的第一子集晶体管的相应栅极接收的电压，并且第二类型的摆动减小电路配置为当施加在输入/输出焊盘上的电压等于第二供电电压时，减小由缓冲电路的第二子集晶体管的相应栅极接收的电压。本发明的实施例还提供了一种操作电路的方法。
-
公开(公告)号：CN114649405A
公开(公告)日：2022-06-21
申请号：CN202210190840.3
申请日：2022-02-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 半导体器件包括衬底。第一纳米片结构和第二纳米片结构设置在衬底上。第一纳米片结构和第二纳米片结构的每个具有至少一个形成源极/漏极区域的纳米片和包括导电栅极接触件的栅极结构。第一氧化物结构设置在第一纳米片结构和第二纳米片结构之间的衬底上。导电端子设置在第一氧化物结构中或上。导电端子、第一氧化物结构和第一纳米片结构的栅极结构限定电容器。本申请的实施例还涉及形成半导体器件的方法。
-
公开(公告)号：CN103138738A
公开(公告)日：2013-06-05
申请号：CN201210185335.6
申请日：2012-06-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K19/0175
CPC classification number: G06F13/4282 , G05F3/26 , G06F1/3296 , H03K3/356104 , H03K19/018521
Abstract: 本发明涉及一种跟踪电路，该电路包括开关电路、节点以及跟踪电路。该开关电路具有第一端、第二端以及第三端。该节点具有节点电压。该跟踪电路与第三端和节点电连接，并且被配置成接收节点电压以及基于节点电压在第三端处产生控制电压。
-
Patent Agency Ranking
公开(公告)号：CN113067575A
公开(公告)日：2021-07-02
申请号：CN202110251770.3
申请日：2021-03-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K19/0185
Abstract: 一种位准移位器、包含位准移位器的集成电路及信号转换方法。位准移位器包括晶体管网络与自定时电路。晶体管网络用以于转换时间段在处于第一电压域的第一节点处接收信号且在处于第二电压域的第二节点处产生相应信号。自定时电路用以基于第一节点处的信号来接收起始信号且产生电压转换加速器信号，电压转换加速器信号用以在转换时间段到期之前上拉第二节点。
-
公开(公告)号：CN110011653A
公开(公告)日：2019-07-12
申请号：CN201811474081.3
申请日：2018-12-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K17/687
Abstract: 本发明的实施例提供了一种电路，包括：第一类型的摆动减小电路，连接在输入/输出焊盘和缓冲电路之间；以及第二类型的摆动减小电路，连接在输入/输出焊盘和缓冲电路之间，其中，第一类型的摆动减小电路配置为当施加在输入/输出焊盘上的电压等于第一供电电压时，增加由缓冲电路的第一子集晶体管的相应栅极接收的电压，并且第二类型的摆动减小电路配置为当施加在输入/输出焊盘上的电压等于第二供电电压时，减小由缓冲电路的第二子集晶体管的相应栅极接收的电压。本发明的实施例还提供了一种操作电路的方法。
-
公开(公告)号：CN109428586A
公开(公告)日：2019-03-05
申请号：CN201810755082.9
申请日：2018-07-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K19/0175
Abstract: 本发明的实施例公开了防止电路中的毛刺的电路和方法。在一个实例中，公开了连接至输入/输出焊盘的电路。该电路包括：第一电平转换器、第二电平转换器和控制逻辑电路。第一电平转换器被配置为用于产生数据信号。第二电平转换器被配置为用于产生输出使能信号。第一和第二电平转换器分别由第一和第二上电控制信号控制。控制逻辑电路连接至第一电平转换器和第二电平转换器，并且被配置为基于数据信号和输出使能信号，将输入/输出焊盘驱动至电压电平。
-
公开(公告)号：CN104698771B
公开(公告)日：2017-08-25
申请号：CN201410756656.6
申请日：2014-12-10
Applicant: 台湾积体电路制造股份有限公司
Inventor： 余宗欣
IPC: G03F7/20
CPC classification number: G03F7/70491 , H01J37/3023 , H01J37/3175 , H01J2237/30405 , H01J2237/31789
Abstract: 讨论了在电子束光刻系统中具有反射镜阵列的数字图案发生器(DPG)的系统和方法。反射镜阵列包括第一反射镜库和第二反射镜库，其中组合逻辑结构插入到第一反射镜库和第二反射镜库之间。输出数据线从第一反射库镜延伸到组合逻辑结构。承载与第二反射镜库相关联的数据的输入数据线也被提供给组合逻辑结构。输出数据线从组合逻辑结构延伸到第二数据库。
-
公开(公告)号：CN114709207A
公开(公告)日：2022-07-05
申请号：CN202210162204.X
申请日：2022-02-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02 , H01L27/118
Abstract: 本公开总体涉及利用第一和第二设计规则而设计和制造的电路。一种集成电路(IC)包括：多个finfet单元，该多个finfet单元是利用数字电路设计规则设计的以提供具有降低的单元高度的较小finfet单元，以及包括多个finfet单元中的第一finfet单元并且包括至少一个切割金属层的模拟电路单元结构。具有降低的单元高度的较小finfet单元在一个方向上提供第一较短金属轨道，并且至少一个切割金属层在另一方向上提供第二较短金属轨道，以提高集成电路中的最大电迁移电流。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.028 seconds)
