-
公开(公告)号：CN105280698A
公开(公告)日：2016-01-27
申请号：CN201410507489.1
申请日：2014-09-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 本发明提供了垂直器件结构。本发明涉及具有在源极区和漏极区之间延伸的矩形垂直沟道条的垂直晶体管器件及其相关的形成方法。在一些实施例中，垂直晶体管器件包括设置在半导体衬底上方的源极区。具有一个或多个垂直沟道条的沟道区设置在源极区上方。一个或多个垂直沟道条的底面邻接源极区并且具有矩形形状(即，具有四条边的形状，具有不同长度的相邻边和四个直角)。栅极区位于源极区上方并且位于邻接垂直沟道条的位置处，漏极区设置在栅极区和垂直沟道条上方。垂直沟道条的矩形形状提供了具有更好性能和单元区域密度的垂直器件。
-
公开(公告)号：CN100353552C
公开(公告)日：2007-12-05
申请号：CN200410088048.9
申请日：2004-10-15
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L23/585 , H01L23/5225 , H01L2924/0002 , H01L2924/3011 , H01L2924/00
Abstract: 本发明揭露一种半导体无线频率(RF)组件，此组件具有一个护罩结构，用以降低RF无源组件及有源组件的导电绕线之间的耦合效应。在一范例中，此组件于RF无源组件及导电绕线间设有至少一个护罩层。此护罩层包含至少一个开口。在另一范例中，可使用第二个护罩层。此第二护罩层也同样可以含有一个开口，且第一及第二护罩层中的开口彼此错开。第一及第二护罩层可透过一防护环来彼此连接，且亦能连接到一共同电位。
-
公开(公告)号：CN106098557B
公开(公告)日：2019-11-05
申请号：CN201510785696.8
申请日：2015-11-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/06
Abstract: 本公开涉及半导体结构与其形成方法。一实施例的形成方法包含形成鳍状物于基板上。鳍状物包含第一结晶半导体材料于基板上，以及第二结晶半导体材料于第一结晶半导体材料上。此方法也包含将鳍状物中的至少部份第一结晶半导体材料与第二结晶半导体材料转换成介电材料，并移除至少部份的介电材料。此方法也包含形成栅极结构于鳍状物上，并形成源极/漏极区于栅极结构的相反两侧上。
-
公开(公告)号：CN106158935B
公开(公告)日：2019-04-26
申请号：CN201510147785.X
申请日：2015-03-31
Applicant: 台湾积体电路制造股份有限公司
Inventor： 卡洛斯·H.·迪亚兹 , 王志豪 , 连万益 , 杨凯杰 , 汤皓玲
IPC: H01L29/732 , H01L21/331
Abstract: 垂直晶体管包括源极‑沟道‑漏极结构、栅极和栅极介电层。源极‑沟道‑漏极结构包括源极、源极上方的漏极和介于源极和漏极之间的沟道。栅极围绕沟道的一部分。当垂直晶体管是n沟道垂直晶体管时，栅极被配置成提供基本沿着沟道的延伸方向的压缩应变，或当垂直晶体管是p沟道垂直晶体管时，栅极被配置成提供基本沿着沟道的延伸方向的拉伸应变。在一些实施例中，垂直晶体管还包括ILD，当垂直晶体管是n沟道垂直晶体管时，ILD被配置成提供基本沿着沟道的延伸方向的拉伸应变，或者当垂直晶体管是p沟道垂直晶体管时，ILD被配置成提供基本沿着沟道的延伸方向的压缩应变。本发明还提供了垂直晶体管的制造方法。
-
公开(公告)号：CN109427899A
公开(公告)日：2019-03-05
申请号：CN201711340793.1
申请日：2017-12-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 一种用于制造半导体器件的方法，在沟道层和隔离绝缘层上方形成栅极结构。在栅极结构的侧面上形成第一侧壁间隔件层。牺牲层形成为使得从牺牲层暴露具有第一侧壁间隔物件层的栅极结构的上部，并且具有第一侧壁间隔件层的栅极结构的底部嵌入到牺牲层中。通过去除第一侧壁间隔件层的至少部分，在栅极结构的底部和牺牲层之间形成间隔。在去除第一侧壁间隔件层之后，通过在栅极结构上方形成第二侧壁间隔件层，在栅极结构的底部和牺牲层之间形成气隙。本发明的实施例还涉及半导体器件。
-
Patent Agency Ranking
公开(公告)号：CN106206514B
公开(公告)日：2019-01-11
申请号：CN201510262838.2
申请日：2015-05-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/488
Abstract: 一种集成电路结构包括第一垂直晶体管和第二垂直晶体管。第一垂直晶体管包括第一半导体沟道、位于第一半导体沟道上方的第一顶部源极/漏极区以及覆盖第一顶部源极/漏极区的第一顶部源极/漏极焊盘。第二垂直晶体管包括第二半导体沟道、位于第二半导体沟道上方的第二顶部源极/漏极区以及覆盖第二顶部源极/漏极区的第二顶部源极/漏极焊盘。局部互连件互连第一顶部源极/漏极焊盘和第二顶部源极/漏极焊盘。第一顶部源极/漏极焊盘、第二顶部源极/漏极焊盘和局部互连件是连续区域的部分，在第一顶部源极/漏极焊盘、第二顶部源极/漏极焊盘和局部互连件之间没有可辨识的界面。本发明还涉及作为垂直晶体管的局部互连件的顶部金属焊盘。
-
公开(公告)号：CN105977144B
公开(公告)日：2019-01-08
申请号：CN201510450604.0
申请日：2015-07-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/265 , H01L29/10 , H01L21/336 , H01L29/78
Abstract: 一种用于制造具有基本未掺杂的沟道区域的半导体器件的方法，包括：实施至衬底内的离子注入；在衬底上方沉积第一外延层；以及在第一外延层上方沉积第二外延层。在各个实例中，形成从衬底延伸的多个鳍。多个鳍中的每个都包括离子注入的衬底的部分、第一外延层的部分和第二外延层的部分。在一些实施例中，多个鳍中的每个的第二外延层的部分包括未掺杂的沟道区域。在各个实施例中，氧化多个鳍中的每个的第一外延层的部分。本发明实施例涉及FinFET沟道的形成方法及其结构。
-
公开(公告)号：CN106935552A
公开(公告)日：2017-07-07
申请号：CN201611064725.2
申请日：2016-11-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234
CPC classification number: H01L21/823821 , H01L21/823412 , H01L21/823418 , H01L21/823807 , H01L21/823814 , H01L27/0924 , H01L29/42392 , H01L29/7831 , H01L21/823431
Abstract: 本揭露描述了一种多栅极装置的制造方法，包括从基板形成延伸的第一鳍状结构。第一鳍状结构具有源极/漏极区域和沟道区域，并且第一鳍状结构由磊晶层的第一堆叠形成，其中，磊晶层包括具有由具有第二组成的第二磊晶层插入的第一组成的第一磊晶层。此方法还包括从第一鳍状结构的源极/漏极区域去除第二磊晶层以形成第一间隙，用介电层覆盖第一磊晶层的一部分，并且用介电材料填充第一间隙并且生长另一磊晶材料在每个所述第一磊晶层的至少两个表面上，以形成第一源极/漏极结构，同时所述介电材料填充所述第一间隙。
-
公开(公告)号：CN106328539A
公开(公告)日：2017-01-11
申请号：CN201610124431.8
申请日：2016-03-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/08 , H01L29/10 , H01L29/78
Abstract: 本发明描述了一种半导体器件制造的方法，该方法包括形成从衬底延伸以及具有源极/漏极区和沟道区的鳍。鳍包括具有第一组分的第一外延层和位于第一外延层上的第二外延层，第二外延层具有第二组分。从鳍的源极/漏极区去除第二外延层以形成间隙。用介电材料填充间隙。另一外延材料形成在第一外延层的至少两个表面上以形成源极/漏极部件。本发明还提供了一种多栅极半导体器件。
-
公开(公告)号：CN106098557A
公开(公告)日：2016-11-09
申请号：CN201510785696.8
申请日：2015-11-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/06
Abstract: 本公开涉及半导体结构与其形成方法。一实施例的形成方法包含形成鳍状物于基板上。鳍状物包含第一结晶半导体材料于基板上，以及第二结晶半导体材料于第一结晶半导体材料上。此方法也包含将鳍状物中的至少部份第一结晶半导体材料与第二结晶半导体材料转换成介电材料，并移除至少部份的介电材料。此方法也包含形成栅极结构于鳍状物上，并形成源极/漏极区于栅极结构的相反两侧上。
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.035 seconds)
