公开(公告)号：CN113540206A

公开(公告)日：2021-10-22

申请号：CN202110347295.X

申请日：2021-03-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林志昌 ,  陈仕承 ,  张荣宏 ,  张罗衡

IPC: H01L29/06 ,  H01L29/08 ,  H01L21/336

Abstract: 此处公开半导体装置的形成方法，具体地公开半导体装置与其形成方法。例示性的方法包括交错形成多个第一半导体层与多个第二半导体层于基板上，其中第一半导体层与第二半导体层包括不同材料，并沿着实质上垂直于基板的上表面的方向向上堆叠；形成虚置栅极结构于第一半导体层与第二半导体层上；沿着虚置栅极结构的侧壁形成源极/漏极沟槽；形成多个内侧间隔物于第一半导体层的边缘部分之间，其中内侧间隔物朝第二半导体层弯曲；以及外延成长源极/漏极结构于源极/漏极沟槽中，其中源极/漏极结构接触第一半导体层并包含多个晶面，以形成远离内侧间隔物的凹陷。

公开(公告)号：CN112750775A

公开(公告)日：2021-05-04

申请号：CN202011184088.9

申请日：2020-10-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林志昌 ,  陈仕承 ,  张罗衡 ,  张荣宏 ,  江国诚

IPC: H01L21/8234 ,  H01L27/088

Abstract: 此处说明采用介电结构的半导体装置与半导体装置的形成方法。半导体装置关于全绕式栅极装置，其形成于基板上并彼此隔有介电结构。介电结构形成于两个全绕式栅极装置之间的鳍状物上，并将形成于鳍状物上的栅极切割成两个分开的栅极。两个全绕式栅极装置亦具有底间隔物于全绕式栅极装置的源极/漏极区之下。底间隔物隔离源极/漏极区与基板。介电结构具有浅底部，其高于底间隔物的底部。

公开(公告)号：CN112563266A

公开(公告)日：2021-03-26

申请号：CN202010475836.2

申请日：2020-05-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王培勋 ,  江国诚 ,  张罗衡 ,  张荣宏 ,  王志豪

IPC: H01L27/092 ,  H01L21/8234

Abstract: 本发明实施例的半导体装置，包括位于第一装置区中的多个第一全绕式栅极装置，以及位于第二装置区中的多个第二全绕式栅极装置。第一全绕式栅极装置的每一者包括多个通道部件的第一垂直堆叠、第一栅极结构以及多个内侧间隔物结构；第一栅极结构围绕通道部件的第一垂直堆叠并位于其上。第二全绕式栅极装置的每一者包括多个通道部件的第二垂直堆叠以及第二栅极结构，第二栅极结构围绕通道部件的第二垂直堆叠并位于其上。通道部件的第一垂直堆叠的两个相邻的通道部件之间，隔有第一栅极结构的一部分与内侧间隔物结构的至少一者。通道部件的第二垂直堆叠的两个相邻的通道部件之间，只隔有第二栅极结构的一部分。

公开(公告)号：CN112447710A

公开(公告)日：2021-03-05

申请号：CN202010877370.9

申请日：2020-08-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄瑞乾 ,  江国诚 ,  王志豪 ,  朱熙甯 ,  陈冠霖 ,  陈仕承 ,  林志昌 ,  张罗衡 ,  张荣宏

IPC: H01L27/088 ,  H01L21/8234 ,  H01L29/06

Abstract: 一种半导体装置，包括基板与鳍状堆叠，鳍状堆叠包括多个纳米结构、栅极装置以及多个内侧间隔物，栅极装置围绕每一纳米结构；多个内侧间隔物沿着栅极装置并位于纳米结构之间。鳍状堆叠的不同层的内侧间隔物的宽度不同。

公开(公告)号：CN111129146A

公开(公告)日：2020-05-08

申请号：CN201911050799.4

申请日：2019-10-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王培勋 ,  周智超 ,  陈仕承 ,  张荣宏 ,  黄瑞乾 ,  林群雄 ,  王志豪

IPC: H01L29/78 ,  H01L21/336

Abstract: 本发明实施例提供半导体装置，其包括半导体鳍状物、隔离结构、外延的源极/漏极结构以及硅化物层。半导体鳍状物位于基板上；隔离结构至少部分地围绕半导体鳍状物；外延的源极/漏极结构，位于半导体鳍状物上，其中外延的源极/漏极结构的延伸部分延伸于隔离结构上；硅化物层位于外延的源极/漏极结构上，且硅化物层连续围绕隔离结构上的外延的源极/漏极结构的延伸部分。

公开(公告)号：CN119300460A

公开(公告)日：2025-01-10

申请号：CN202411294281.6

申请日：2024-09-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张荣宏 ,  陈仕承 ,  庄宗翰 ,  张复成 ,  蓝文廷 ,  蔡佳澄 ,  江国诚 ,  王志豪 ,  黄旺骏 ,  黄士轩

IPC: H10D84/83 ,  H10D84/03 ,  H10D62/10 ,  H10D62/13 ,  H10D62/17

Abstract: 器件包括：衬底，具有半导体鳍；半导体沟道堆叠件，位于衬底上并且定位在鳍上方；栅极结构，包裹半导体沟道；源极/漏极，邻接半导体沟道；内部间隔件，定位在半导体沟道堆叠件和鳍之间；未掺杂半导体层，垂直邻近源极/漏极并且横向邻近鳍；以及隔离结构，隔离结构横向围绕未掺杂半导体层，隔离结构位于源极/漏极和内部间隔件之间。本申请的实施例还涉及半导体器件及其形成方法。

公开(公告)号：CN118156309A

公开(公告)日：2024-06-07

申请号：CN202410178557.8

申请日：2024-02-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张荣宏 ,  庄宗翰 ,  张复成 ,  陈仕承 ,  蔡佳澄 ,  江国诚 ,  王志豪 ,  蓝文廷

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/423

Abstract: 器件包括：纳米结构的堆叠件；栅极结构，栅极结构包裹纳米结构；隔离区域，沿第一方向位于纳米结构的堆叠件和与其相邻的另一纳米结构的堆叠件之间；源极/漏极区域，源极/漏极区域邻接纳米结构中的至少一个；以及间隔件层，间隔件层位于栅极结构的侧壁上和源极/漏极区域的侧壁上，间隔件层沿第一方向覆盖源极/漏极区域和另一晶体管的相邻源极/漏极区域之间的区。本申请的实施例还涉及半导体器件及其形成方法。

公开(公告)号：CN116895697A

公开(公告)日：2023-10-17

申请号：CN202310744230.8

申请日：2023-06-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 庄宗翰 ,  林志昌 ,  陈仕承 ,  张荣宏 ,  姚茜甯 ,  庄凯麟 ,  江国诚 ,  王志豪

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/10 ,  H01L29/08

Abstract: 在实施例中，半导体器件包括：第一纳米结构；接触第一纳米结构的第一伪区域的第一未掺杂的半导体层；位于第一未掺杂的半导体层上的第一间隔件；位于第一间隔件上的第一源极/漏极区域，第一源极/漏极区域接触第一纳米结构的第一沟道区域；以及环绕第一纳米结构的第一沟道区域和第一伪区域的第一栅极结构。本发明的实施例还提供了形成半导体器件的方法。

公开(公告)号：CN115881767A

公开(公告)日：2023-03-31

申请号：CN202210714199.9

申请日：2022-06-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈仕承 ,  林志昌 ,  张荣宏 ,  姚茜甯 ,  庄宗翰 ,  江国诚 ,  王志豪

IPC: H01L29/06 ,  H01L29/417 ,  H01L21/336 ,  H01L29/78

Abstract: 提供了半导体器件结构及其形成方法。半导体器件结构包括在垂直方向上堆叠在衬底上方的多个第一纳米结构。半导体器件结构还包括相邻于第一纳米结构形成的第一底部层，以及在第一底部层上方形成的第一介电层。半导体器件结构还包括形成在第一介电层上方的第一源极/漏极(S/D)结构，并且第一S/D结构通过第一介电层与第一底部层隔离。

公开(公告)号：CN115763519A

公开(公告)日：2023-03-07

申请号：CN202210657449.X

申请日：2022-06-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈仕承 ,  林志昌 ,  张荣宏 ,  姚茜甯 ,  庄宗翰 ,  江国诚

IPC: H01L29/06 ,  H01L29/417 ,  H01L21/336 ,  H01L29/78

Abstract: 提供了半导体结构及其制造方法。半导体结构包括衬底和形成在衬底上方的底部隔离部件。半导体结构还包括形成在底部隔离部件上方的底部半导体层和形成在底部半导体层上方的纳米结构。半导体结构还包括连接到纳米结构并且覆盖底部隔离部件的部分的源极/漏极结构。