公开(公告)号：CN104425459A

公开(公告)日：2015-03-18

申请号：CN201310729562.5

申请日：2013-12-26

Applicant: 株式会社东芝

Inventor： 高野勇佑 ,  后藤善秋 ,  渡部武志 ,  井本孝志

IPC: H01L23/552 ,  G01R31/02

CPC classification number: H01L23/552 ,  G01R31/2853 ,  H01L22/14 ,  H01L23/3128 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/48095 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2224/49 ,  H01L2924/00014 ,  H01L2924/15192 ,  H01L2924/15311 ,  H01L2924/15787 ,  H01L2924/15788 ,  H01L2924/181 ,  H01L2924/19107 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/05599 ,  H01L2924/00012

Abstract: 本发明提供能简便地进行导通检查的半导体装置及半导体装置的检查方法。实施方式的半导体装置（1）具备：布线基板（2），其具有第一面及第二面；半导体芯片（3），其设置于第一面上；外部连接端子（6），其设置于第二面上；密封树脂层（5），其设置于第一面上以将半导体芯片密封；和导电性屏蔽层（7），其将布线基板（2）的侧面的至少一部分和密封树脂层（5）覆盖。布线基板（2）具备：第一接地布线，其与导电性屏蔽层（7）电连接；和第二接地布线，其与导电性屏蔽层电连接且与第一接地布线电分离。

公开(公告)号：CN102290391B

公开(公告)日：2014-11-12

申请号：CN201110066789.7

申请日：2011-03-18

Applicant: 株式会社东芝

Inventor： 佐野雄一 ,  井本孝志 ,  武部直人 ,  石田胜广 ,  本田友巳 ,  熊谷靖

IPC: H01L23/48 ,  H01L21/60 ,  H01L21/768 ,  H01R43/00

CPC classification number: H01L24/85 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/78 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45015 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/48455 ,  H01L2224/48476 ,  H01L2224/4848 ,  H01L2224/48599 ,  H01L2224/48992 ,  H01L2224/48997 ,  H01L2224/4911 ,  H01L2224/49175 ,  H01L2224/49429 ,  H01L2224/73265 ,  H01L2224/78301 ,  H01L2224/85181 ,  H01L2224/92247 ,  H01L2225/06562 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01033 ,  H01L2924/01057 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/181 ,  H01L2924/2075 ,  H01L2924/20751 ,  H01L2924/20752 ,  H01L2924/20753 ,  Y10T29/41 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/48465 ,  H01L2224/85399 ,  H01L2224/05599

Abstract: 本发明涉及半导体器件、制造半导体器件的方法以及半导体器件的制造装置。根据一个实施例，一种半导体器件包括第一半导体元件、第一电极、球部、第二电极、以及线。所述第一电极被电连接到所述第一半导体元件。所述球部被设置在所述第一电极上。所述线连接所述球部和所述第二电极。位于所述线的与所述第二电极相反的一侧的端部处的折返部的厚度小于所述线的直径。

公开(公告)号：CN102543934A

公开(公告)日：2012-07-04

申请号：CN201110275351.X

申请日：2011-09-16

Applicant: 株式会社东芝

Inventor： 渡部武志 ,  唐金祐次 ,  井本孝志

IPC: H01L23/498 ,  H01L23/31

CPC classification number: H01L23/3128 ,  H01L21/566 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/48145 ,  H01L2224/48147 ,  H01L2224/48225 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06548 ,  H01L2225/06562 ,  H01L2225/06572 ,  H01L2225/06586 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01033 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/15321 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2924/3511 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/05599

Abstract: 本发明提供一种半导体装置及半导体封装，本实施方式的半导体装置具有包含布线的基板。至少一个第一面侧半导体芯片搭载在其基板的第一面上，并与布线电连接。第一面侧金属球设在基板的第一面上，经由布线与第一面侧半导体芯片电连接。第一面侧树脂对基板的第一面上的布线、第一面侧半导体芯片以及第一面侧金属球进行密封。第一面侧金属球的顶部从第一面侧树脂的表面突出而露出。

公开(公告)号：CN103178036B

公开(公告)日：2016-06-29

申请号：CN201210313842.3

申请日：2012-08-29

Applicant: 株式会社东芝

Inventor： 井本孝志 ,  安藤善康 ,  谷本亮 ,  岩本正次 ,  野田真史

IPC: H01L23/488 ,  H01L23/31 ,  H01L21/60 ,  H01L25/16

CPC classification number: H01L24/73 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2225/06562 ,  H01L2924/10253 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件及其制造方法。半导体器件（50）具备：形成有外部连接端子（12）的基板；载置在基板（2）的第一面（2a）上的控制器（4）；配置在控制器（4）的一侧的树脂制的第一间隔件（6a）；隔着控制器（4）而载置在第一间隔件的相反侧的树脂制的第二间隔件（6b）；跨第一间隔件和第二间隔件而载置在第一间隔件和第二间隔件之上的存储芯片（8）；对由存储芯片、第一间隔件、第二间隔件和基板包围的空间（18）以及存储芯片的周围进行密封的树脂模制部（10）。由此，能实现连接控制器和外部连接端子的布线和/或连接控制器和存储芯片的布线的等长化和/或缩短化，并且能抑制产品翘曲。

公开(公告)号：CN104716074A

公开(公告)日：2015-06-17

申请号：CN201410751756.X

申请日：2014-12-10

Applicant: 株式会社东芝

Inventor： 涩谷克则 ,  井本孝志 ,  本间庄一 ,  渡部武志 ,  高野勇佑

IPC: H01L21/67 ,  H01L21/677

CPC classification number: C23C14/50 ,  C23C14/54 ,  C23C14/56 ,  H01L21/67778 ,  H01L23/552 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供作业性与维护性优异的半导体制造装置。实施方式的半导体制造装置包括：第1搬送部，其将托盘自托盘收纳供给部取出并载置在搬送载体上，且将该搬送载体搬送至溅镀装置，该装置用于粘附电磁波屏蔽过程中使用的溅镀材料。该托盘收纳供给部收纳的托盘中搭载有未屏蔽的半导体封装，且该半导体封装主要负责进行电磁波屏蔽；及第2搬送部，其将载置有托盘的搬送载体自溅镀装置取出并搬送，且将托盘自搬送载体回收并收纳在托盘收纳供给部。该托盘内搭载有已完成电磁波屏蔽的半导体封装。

公开(公告)号：CN104716052A

公开(公告)日：2015-06-17

申请号：CN201410446963.4

申请日：2014-09-03

Applicant: 株式会社东芝

Inventor： 后藤善秋 ,  井本孝志 ,  渡部武志 ,  高野勇佑 ,  赤田裕亮 ,  唐金祐次 ,  冈山良德 ,  柳田明彦

IPC: H01L21/56

CPC classification number: H01L25/0655 ,  H01L21/561 ,  H01L23/3121 ,  H01L23/552 ,  H01L23/60 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L21/56 ,  H01L23/31

Abstract: 本发明提供一种提高利用溅镀法的导电性屏蔽层的形成性的半导体装置的制造方法。在实施方式的制造方法中，准备包括作为被处理物搭载于配线基板上的半导体芯片及密封树脂层的多个半导体封装体(20)、以及包括多个被处理物收纳部(22)的托盘(21)。在托盘(21)的多个被处理物收纳部(22)内分别配置半导体封装体(20)。对配置于被处理物收纳部(22)内的半导体封装体(20)溅镀金属材料，形成覆盖密封树脂层的上表面及侧面与配线基板的侧面的至少一部分的导电性屏蔽层。

公开(公告)号：CN104716051A

公开(公告)日：2015-06-17

申请号：CN201410444315.5

申请日：2014-09-03

Applicant: 株式会社东芝

Inventor： 渡部武志 ,  井本孝志 ,  高野勇佑 ,  本间庄一 ,  涩谷克则

IPC: H01L21/56

CPC classification number: H01L23/552 ,  H01L21/561 ,  H01L23/295 ,  H01L23/3128 ,  H01L23/544 ,  H01L24/48 ,  H01L24/73 ,  H01L24/97 ,  H01L25/0657 ,  H01L2223/54406 ,  H01L2223/54433 ,  H01L2223/54486 ,  H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06537 ,  H01L2225/06562 ,  H01L2924/00014 ,  H01L2924/12042 ,  H01L2924/1438 ,  H01L2924/15311 ,  H01L2924/15787 ,  H01L2924/15788 ,  H01L2924/1579 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2224/85 ,  H01L2224/32225 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 本发明提供一种具备对于树脂密封面具有良好的密接性的半导体装置的制造方法。将多个半导体元件搭载于配线基板。使用密封树脂将配线基板的搭载着半导体元件的面与多个半导体元件密封。切断被密封的配线基板，分离成各个半导体装置。加热分离后的半导体装置。于加热后的半导体装置的密封树脂表面与配线基板的切断面，通过金属溅镀形成屏蔽层。

公开(公告)号：CN103985661A

公开(公告)日：2014-08-13

申请号：CN201310364645.9

申请日：2013-08-20

Applicant: 株式会社东芝

Inventor： 种泰雄 ,  井本孝志

IPC: H01L21/68 ,  H01L21/52

CPC classification number: H01L2224/75 ,  H01L22/12

Abstract: 提供一种能检测在拾取时和安装时的半导体芯片的裂缝发生的有无的半导体制造装置。本发明的实施方式涉及的半导体制造装置包括：上推机构，将个片化的半导体芯片上推；拾取机构，拾取由上推机构上推的半导体芯片；检测器，检测经由上推机构使半导体芯片上推时的弹性波。

公开(公告)号：CN103178036A

公开(公告)日：2013-06-26

申请号：CN201210313842.3

申请日：2012-08-29

Applicant: 株式会社东芝

Inventor： 井本孝志 ,  安藤善康 ,  谷本亮 ,  岩本正次 ,  野田真史

IPC: H01L23/488 ,  H01L23/31 ,  H01L21/60 ,  H01L25/16

CPC classification number: H01L24/73 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2225/06562 ,  H01L2924/10253 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件及其制造方法。半导体器件（50）具备：形成有外部连接端子（12）的基板；载置在基板（2）的第一面（2a）上的控制器（4）；配置在控制器（4）的一侧的树脂制的第一间隔件（6a）；隔着控制器（4）而载置在第一间隔件的相反侧的树脂制的第二间隔件（6b）；跨第一间隔件和第二间隔件而载置在第一间隔件和第二间隔件之上的存储芯片（8）；对由存储芯片、第一间隔件、第二间隔件和基板包围的空间（18）以及存储芯片的周围进行密封的树脂模制部（10）。由此，能实现连接控制器和外部连接端子的布线和/或连接控制器和存储芯片的布线的等长化和/或缩短化，并且能抑制产品翘曲。

公开(公告)号：CN1674223A

公开(公告)日：2005-09-28

申请号：CN200510069718.7

申请日：2005-03-25

Applicant: 株式会社东芝

Inventor： 井本孝志 ,  田窪知章 ,  细川隆治 ,  井守义久 ,  佐藤隆夫 ,  黑泽哲也 ,  桐谷美佳

IPC: H01L21/00

CPC classification number: H01L23/3142 ,  H01L23/3121 ,  H01L23/3178 ,  H01L23/5222 ,  H01L23/5329 ,  H01L24/48 ,  H01L24/73 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16235 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/10155 ,  H01L2924/10157 ,  H01L2924/10253 ,  H01L2924/12042 ,  H01L2924/15153 ,  H01L2924/1517 ,  H01L2924/15174 ,  H01L2924/15311 ,  H01L2924/1532 ,  H01L2924/16152 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 一种半导体器件，其包括：半导体元件，在所述半导体元件中，在半导体衬底的表面上形成有由包括绝缘膜的多个膜层构成的层叠膜，并且层叠膜的部分被从半导体衬底的表面上去除，从而在该部分暴露出半导体衬底；安装衬底，在其上安装半导体元件；以及树脂层，其利用树脂密封半导体元件的至少一个表面。