-
公开(公告)号：CN108962828B
公开(公告)日：2023-05-23
申请号：CN201710559938.0
申请日：2017-07-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/00 , H01L23/498
Abstract: 一种半导体装置包括衬底。衬底被III‑V族化合物半导体层上覆。衬底包括电路区及密封环区。密封环区环绕电路区。密封环结构设置在密封环区中。密封环结构包括环绕电路区的第一通孔结构。第一通孔结构延伸穿过衬底的一部分及III‑V族化合物半导体层。
-
公开(公告)号：CN112582435A
公开(公告)日：2021-03-30
申请号：CN202010930452.5
申请日：2020-09-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 本揭露实施例是有关于一种图像传感器及其制造方法。一种图像传感器包括储存器件，其中储存器件包括存储元件、第一介电层及光屏蔽元件。存储元件包括储存节点及储存晶体管栅极，其中储存晶体管栅极位于储存节点之上。第一介电层位于储存晶体管栅极的一部分之上。光屏蔽元件位于第一介电层上且包括半导体层。半导体层与存储元件电隔离，其中在平面上沿着存储元件与光屏蔽元件的堆叠方向的垂直投影中，光屏蔽元件与储存晶体管栅极的周界的至少一部分交叠，且堆叠方向垂直于所述平面。
-
公开(公告)号：CN109256375A
公开(公告)日：2019-01-22
申请号：CN201810419528.0
申请日：2018-05-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L23/532 , H01L21/768
Abstract: 提供了包括用于焊盘开口和沟槽的增强的钝化结构的集成电路(IC)。在一些实施例中，层间介电(ILD)层覆盖衬底并且至少部分地限定沟槽。该沟槽从ILD层的顶部延伸穿过ILD层至衬底。导电焊盘位于ILD层上面。第一钝化层位于ILD层和导电焊盘上面，并且进一步限定导电焊盘上面的焊盘开口。第二钝化层位于ILD层、导电焊盘和第一钝化层上面，并且进一步内衬焊盘开口中的第一钝化层的侧壁和沟槽中的ILD层的侧壁。此外，第二钝化层相对于ILD层具有低湿气或蒸汽渗透率。本发明的实施例还涉及用于焊盘开口和沟槽的钝化结构。
-
公开(公告)号：CN108962828A
公开(公告)日：2018-12-07
申请号：CN201710559938.0
申请日：2017-07-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/00 , H01L23/498
Abstract: 一种半导体装置包括衬底。衬底被III‑V族化合物半导体层上覆。衬底包括电路区及密封环区。密封环区环绕电路区。密封环结构设置在密封环区中。密封环结构包括环绕电路区的第一通孔结构。第一通孔结构延伸穿过衬底的一部分及III‑V族化合物半导体层。
-
公开(公告)号：CN116864401A
公开(公告)日：2023-10-10
申请号：CN202310543128.1
申请日：2023-05-15
Applicant: 台湾积体电路制造股份有限公司
Abstract: 集成电路封装的形成方法包括：贴合第一载板至封装构件，且封装构件包括：中介层；第一半导体裸片，贴合至中介层的第一侧；第二半导体裸片，贴合至中介层的第一侧；密封剂，密封第一半导体裸片与第二半导体裸片；以及多个导电连接物，贴合至中介层的第二侧；贴合第二载板至封装基板，封装基板包括多个接合垫；当第一载板贴合至封装构件且第二载板贴合至封装基板时，使导电连接物再流动以接合封装构件的导电连接物至封装基板的接合垫；移除第一载板；以及移除第二载板。
-
Patent Agency Ranking
公开(公告)号：CN115312399A
公开(公告)日：2022-11-08
申请号：CN202210482065.9
申请日：2022-05-05
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开实施例提供一种形成半导体装置封装的方法。所述方法包括将半导体装置接合到封装基板；将金属盖放置在半导体装置和封装基板之上，并在金属盖与半导体装置之间提供金属热界面材料；加热并使金属热界面材料熔化；向下按压金属盖，使得熔化的金属热界面材料流向半导体装置的边界，且熔化的金属热界面材料的横向侧壁的最外点延伸超出半导体装置的边界；向上抬起金属盖，使得熔化的金属热界面材料回流，且其横向侧壁的最外点在半导体装置的边界内；以及固化熔化的金属热界面材料，以通过金属热界面材料将金属盖接合到半导体装置。
-
公开(公告)号：CN110943060B
公开(公告)日：2021-12-07
申请号：CN201910895174.1
申请日：2019-09-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/485 , H01L21/60
Abstract: 本公开涉及一种半导体结构及其制造方法，其实施例公开用于在芯片尺寸封装期间降低热膨胀不匹配的结构和方法。在一范例中，公开一种半导体结构。前述半导体结构包括：位于基板上方的第一金属层、介电区以及聚合物区。第一金属层包括第一装置金属结构。介电区形成于前述第一金属层上方。聚合物区形成于前述介电区上方。前述介电区包括多个金属层以及金属间介电层。金属间介电层包括位于前述金属层的每一对两相邻金属层之间的介电材料。前述金属层的每一者包括虚设金属结构，位于前述第一装置金属结构上方。由前述半导体结构的俯视图观察，前述金属层的每一对两相邻金属层中的前述虚设金属结构分别屏蔽前述第一装置金属结构的两个非重叠部分。
-
公开(公告)号：CN110943060A
公开(公告)日：2020-03-31
申请号：CN201910895174.1
申请日：2019-09-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/485 , H01L21/60
Abstract: 本公开涉及一种半导体结构及其制造方法，其实施例公开用于在芯片尺寸封装期间降低热膨胀不匹配的结构和方法。在一范例中，公开一种半导体结构。前述半导体结构包括：位于基板上方的第一金属层、介电区以及聚合物区。第一金属层包括第一装置金属结构。介电区形成于前述第一金属层上方。聚合物区形成于前述介电区上方。前述介电区包括多个金属层以及金属间介电层。金属间介电层包括位于前述金属层的每一对两相邻金属层之间的介电材料。前述金属层的每一者包括虚设金属结构，位于前述第一装置金属结构上方。由前述半导体结构的俯视图观察，前述金属层的每一对两相邻金属层中的前述虚设金属结构分别屏蔽前述第一装置金属结构的两个非重叠部分。
-
公开(公告)号：CN220604680U
公开(公告)日：2024-03-15
申请号：CN202321568918.7
申请日：2023-06-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/485 , H01L23/488 , H01L21/60
Abstract: 半导体结构与组装，可包括中介层，其包含多个中介层上凸块结构；至少一半导体晶粒，经由多个第一焊料材料部分接合至第一组的中介层上凸块结构；至少一间隔物晶粒，经由多个第二焊料材料部分接合至第二组的中介层上凸块结构；以及成型化合物晶粒框，横向围绕每一至少一半导体晶粒与每一至少一间隔物晶粒。至少一半导体晶粒各自包括个别组的多个晶体管与个别组的多个金属内连线结构。至少一间隔物晶粒各自不具有任何晶体管于其中。
-
公开(公告)号：CN220510018U
公开(公告)日：2024-02-20
申请号：CN202321427928.9
申请日：2023-06-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/373 , H01L23/427 , H01L23/24
Abstract: 一种半导体装置，封装结构包括封装组件及混合热界面材料。封装组件具有黏着到封装基板的一个或多个集成电路。混合热界面材料使用以聚合物为主的材料及以金属为主的材料的组合。以聚合物为主的材料具有高伸长率值，以金属为主的材料具有高导热率值。放置在封装组件的边缘上的以聚合物为主的热界面材料含有液态形式的以金属为主的热界面材料。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.032 seconds)
