-
公开(公告)号：CN109427672A
公开(公告)日：2019-03-05
申请号：CN201711339191.4
申请日：2017-12-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 在制造半导体器件的方法中，形成鳍结构，其中，所述鳍结构包括交替堆叠的第一半导体层和第二半导体层。在鳍结构上方形成牺牲栅极结构。蚀刻未被牺牲栅极结构覆盖的鳍结构的源极/漏极区，由此形成源极/漏极间隔。通过源极/漏极间隔横向地蚀刻第一半导体层。在源极/漏极间隔中，至少在蚀刻的第一半导体层上形成第一绝缘层。在源极/漏极间隔中形成源极/漏极外延层，从而在源极/漏极外延层与第一绝缘层之间形成气隙。本发明还提供了半导体器件。
-
公开(公告)号：CN103855213A
公开(公告)日：2014-06-11
申请号：CN201310051354.4
申请日：2013-02-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L21/336 , H01L21/285
CPC classification number: H01L29/66477 , H01L21/28255 , H01L29/513 , H01L29/517 , H01L29/66545
Abstract: 本发明涉及具有界面层的半导体器件及其制造方法。用于半导体器件的示例性结构包括：Si1-xGex衬底，其中，x大于0.4；Si层，位于Si1-xGex衬底上方；以及栅极结构，设置在Si层上方，栅极结构包括介电部分和设置在介电部分上方的电极部分；其中，介电部分包括Si层上的III-V材料层和与电极部分相邻的高k介电层。
-
公开(公告)号：CN118712076A
公开(公告)日：2024-09-27
申请号：CN202410739891.6
申请日：2024-06-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/60 , H01L23/488
Abstract: 一种形成半导体器件的方法包括在第一衬底上方形成第一接合焊盘，其中第一接合焊盘包括铁磁材料的层，其中每个第一接合焊盘产生具有第一定向的相应磁场；以及使用金属至金属接合将第二接合焊盘接合至第一接合焊盘。本公开的实施例还涉及半导体器件。
-
公开(公告)号：CN112151676B
公开(公告)日：2024-08-27
申请号：CN202010955885.6
申请日：2014-11-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H10N97/00 , H01L23/522 , H01L23/532 , H01L21/768
Abstract: 本发明提供了具有石墨烯结构的电容器、包括其的半导体器件及其形成方法。电容器包括具有多个第一石墨烯层的第一石墨烯结构。电容器还包括位于第一石墨烯结构上方的介电层。电容器还包括位于介电层上方的第二石墨烯结构，其中，第二石墨烯结构具有多个第二石墨烯层。
-
公开(公告)号：CN113314419B
公开(公告)日：2024-07-05
申请号：CN202110086735.0
申请日：2021-01-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/28 , H01L29/78 , H01L29/423
Abstract: 在实施例中，一种器件包括：介电鳍，位于衬底上；低维层，位于介电鳍上，该低维层包括源极/漏极区域和沟道区域；源极/漏极接触件，位于源极/漏极区域上；以及栅极结构，位于邻近源极/漏极接触件的沟道区域上，该栅极结构在栅极结构的顶部处具有第一宽度，在栅极结构的中间处具有第二宽度，并且在栅极结构的底部处具有第三宽度，第二宽度小于第一宽度和第三宽度中的每个。本发明的实施例还涉及半导体器件及其形成方法。
-
Patent Agency Ranking
公开(公告)号：CN110783192B
公开(公告)日：2024-05-24
申请号：CN201910697363.8
申请日：2019-07-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/335 , H01L21/336 , H01L29/775 , H01L29/78 , H01L29/161 , H01L29/165 , H01L21/8238 , H01L27/092
Abstract: 在制造半导体器件的方法中，在底部鳍结构上方形成鳍结构，其中包含Ge的第一半导体层和第二半导体层交替堆叠。增大第一半导体层中的Ge浓度。在鳍结构上方形成牺牲栅极结构。在鳍结构的源极/漏极区上方形成源极/漏极外延层。去除牺牲栅极结构。去除沟道区中的第二半导体层，从而释放其中Ge浓度增大的第一半导体层。在Ge浓度增大的第一半导体层周围形成栅极结构。本发明的实施例还涉及半导体器件。
-
公开(公告)号：CN114078952B
公开(公告)日：2024-05-03
申请号：CN202111014848.6
申请日：2021-08-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/10 , H01L29/417 , H01L29/423 , H01L21/336 , H01L29/78
Abstract: 公开了方法包括在衬底上方形成第一牺牲层，以及在第一牺牲层上方形成夹层结构。该夹层结构包括第一隔离层、位于第一隔离层上方的二维材料以及位于二维材料上方的第二隔离层。该方法还包括：在夹层结构上方形成第二牺牲层；在二维材料的相对端上形成第一源极/漏极区和第二源极/漏极区，并且第一源极/漏极区和第二源极/漏极区接触二维材料的侧壁；去除第一牺牲层和第二牺牲层以生成间隔；以及形成填充间隔的栅极堆叠件。本发明的实施例涉及一种半导体器件及另一种半导体器件。
-
公开(公告)号：CN113497088B
公开(公告)日：2024-02-09
申请号：CN202110140986.2
申请日：2021-02-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H10B63/00
Abstract: 本发明的实施例涉及一种集成电路。该集成电路具有布置在衬底上方并分别包括多个相互堆叠的位线的多个位线堆叠件。数据存储结构位于多个位线堆叠件上方，选择器位于数据存储结构上方。字线位于选择器上方。该选择器配置为选择性地允许电流通过多个位线和字线之间。该多个位线堆叠件包括第一位线堆叠件、第二位线堆叠件和第三位线堆叠件。第一和第三位线堆叠件是离第二位线堆叠件的相对侧最近的位线堆叠件。第二位线堆叠件与第一位线堆叠件相隔第一距离并且进一步与第三位线堆叠件相隔第二距离，第二距离大于第一距离。本发明的实施例还涉及一种形成集成电路的方法。
-
公开(公告)号：CN109728092B
公开(公告)日：2023-05-26
申请号：CN201810599213.9
申请日：2018-06-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L27/092
Abstract: 本公开提供一种包括第一晶体管的全包覆式栅极结构。所述第一晶体管包括：半导体衬底，其具有顶部表面；第一纳米线，其在所述半导体衬底的所述顶部表面上方且在第一源极与第一漏极之间；第一栅极结构，其在所述第一纳米线周围；内间隔件，其在所述第一栅极结构与所述第一源极和所述第一漏极之间；和隔离层，其在所述半导体衬底的所述顶部表面与所述第一源极和所述第一漏极之间。本公开还提供一种用于制造本文中所描述的所述全包覆式栅极结构的方法。
-
公开(公告)号：CN109727916B
公开(公告)日：2023-01-31
申请号：CN201810255464.5
申请日：2018-03-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234
Abstract: 在半导体装置的制造方法中，形成鳍结构，其中第一半导体层与第二半导体层交互堆叠。在鳍结构上方形成牺牲栅极结构。蚀刻未被牺牲栅极结构覆盖的鳍结构的源极/漏极区，借此形成源极/漏极空间。通过源极/漏极空间侧向蚀刻第一半导体层。在被蚀刻的第一半导体层的每一个的一端上形成由介电材料制成的内间隔物。在源极/漏极空间中形成源极/漏极外延层以覆盖内间隔物。在侧向蚀刻第一半导体层之后，每一个第一半导体层的侧端具有V形截面。
-
-
-
-
-
-
-
-
-
Search Results
76
records
(took 0.034 seconds)
