-
公开(公告)号：CN119050056A
公开(公告)日：2024-11-29
申请号：CN202410386679.6
申请日：2024-04-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238
Abstract: 一种形成堆叠晶体管的方法，包含：利用在基板下方沉积至低锗百分比的硅锗层。基板用于形成场效晶体管结构。在形成场效晶体管结构之后，硅锗层经氧化以将锗驱送至硅锗层的集中子层。集中子层用作移除硅锗层的氧化部分的停止层。
-
公开(公告)号：CN110660862A
公开(公告)日：2020-01-07
申请号：CN201910563432.6
申请日：2019-06-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 本公开涉及半导体器件和方法。在一个实施例中，一种器件包括：衬底；第一半导体区域，从衬底延伸，第一半导体区域包括硅；第二半导体区域，在第一半导体区域上，第二半导体区域包括硅锗，第二半导体区域的边缘部分具有第一锗浓度，第二半导体区域的中心部分具有小于第一锗浓度的第二锗浓度；栅极堆叠，在第二半导体区域上；以及源极和漏极区域，在第二半导体区域中，源极和漏极区域与栅极堆叠相邻。
-
公开(公告)号：CN119050057A
公开(公告)日：2024-11-29
申请号：CN202410472059.4
申请日：2024-04-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092 , B82Y30/00 , B82Y40/00
Abstract: 提供一种形成堆叠晶体管的方法。一种代表性方法可包括对第一虚设纳米结构、第二虚设纳米结构和半导体纳米结构进行图案化。半导体纳米结构可设置于第一虚设纳米结构与第二虚设纳米结构之间。第一虚设纳米结构可包含第一半导体材料而第二虚设纳米结构可包含超晶格结构。代表性方法亦可包括进行蚀刻工艺，蚀刻工艺使第一虚设纳米结构凹陷以形成侧壁凹槽且同时移除第二虚设纳米结构以形成开口。蚀刻工艺以比蚀刻第一半导体材料更快的速度选择性地蚀刻超晶格结构。代表性方法可进一步包括分别在侧壁凹槽及开口中形成内部间隔物及隔离结构。
-
公开(公告)号：CN114975271A
公开(公告)日：2022-08-30
申请号：CN202210322523.2
申请日：2022-03-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234
Abstract: 一种集成电路装置的形成方法，包括：形成第一层于基板上；形成第二层于第一层上；以及形成第三层于第二层上，第一层与第三层各自具有第一半导体元素；第二层具有第二半导体元素，且第一半导体元素与第二半导体元素不同。第二层的一第一区具有第一浓度的第二半导体元素，且第二层的第二区具有第二浓度的第二半导体元素。形成源极/漏极沟槽于堆叠的一区域中，以露出层状物的侧壁表面。自露出的侧壁表面移除第二层的第一部分，以形成间隙于第一层与第三层之间。形成间隔物于间隙中。形成源极/漏极结构于源极/漏极沟槽之中以及间隔物的侧壁之上。
-
公开(公告)号：CN119815875A
公开(公告)日：2025-04-11
申请号：CN202411757465.1
申请日：2024-12-03
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种半导体装置及其制造方法，半导体装置包括位于n型区域中的硅纳米结构和位于p型区域中的硅锗纳米结构，其中至少一个硅锗纳米结构包括具有约20％或更低的第一锗浓度的硅核心区域，具有位于硅核心区域和硅锗区域之间的第一个界面的硅锗区域，以及具有在硅锗区域和第二硅锗区域之间的第二界面的第二硅锗区域，第二硅锗区域具有高达约40％的第二锗浓度。锗的浓度梯度从第一锗浓度增加到第二锗浓度。高k介电层围绕硅纳米结构中的至少一者和硅锗纳米结构中的至少一者。
-
Patent Agency Ranking
公开(公告)号：CN113284803B
公开(公告)日：2024-08-30
申请号：CN202011441615.X
申请日：2020-12-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/02
Abstract: 一种方法包括：在衬底的顶部上形成掺杂区域；在衬底上方形成第一外延层；在第一外延层中形成凹槽，该凹槽与掺杂区域对准；在凹槽中执行表面清洁处理，表面清洁处理包括：氧化凹槽的表面以在凹槽中形成氧化物层；以及从凹槽的表面去除氧化物层；以及在凹槽中形成第二外延层。本发明的实施例还涉及形成半导体器件的方法。
-
公开(公告)号：CN103855213A
公开(公告)日：2014-06-11
申请号：CN201310051354.4
申请日：2013-02-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L21/336 , H01L21/285
CPC classification number: H01L29/66477 , H01L21/28255 , H01L29/513 , H01L29/517 , H01L29/66545
Abstract: 本发明涉及具有界面层的半导体器件及其制造方法。用于半导体器件的示例性结构包括：Si1-xGex衬底，其中，x大于0.4；Si层，位于Si1-xGex衬底上方；以及栅极结构，设置在Si层上方，栅极结构包括介电部分和设置在介电部分上方的电极部分；其中，介电部分包括Si层上的III-V材料层和与电极部分相邻的高k介电层。
-
公开(公告)号：CN119907294A
公开(公告)日：2025-04-29
申请号：CN202411065717.4
申请日：2024-08-05
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开涉及纳米FET中的硅锗表面处的基于氮化物的钝化层。在产生纳米FET的方法中，在鳍中形成源极和漏极第一沟槽，该鳍包括交替形成在彼此之上的多个第一纳米结构和多个第二纳米结构。第一半导体层被沉积在源极和漏极第一沟槽的底部部分并且延伸到最底部纳米结构。在源极和漏极第一沟槽中在多个第一纳米结构的侧壁之上形成侧壁钝化层，并且在多个第二纳米结构的侧壁上形成内部间隔件。在第一半导体层之上在源极和漏极第一沟槽中沉积第二半导体层以覆盖第一纳米结构的侧壁钝化层。
-
公开(公告)号：CN114975249A
公开(公告)日：2022-08-30
申请号：CN202110923786.4
申请日：2021-08-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本公开涉及半导体结构及其形成方法。一种方法，包括：形成突出高于隔离区域的顶表面的半导体鳍。半导体鳍与半导体条重叠，并且半导体条接触隔离区域。该方法还包括：在半导体鳍的第一部分的侧壁和顶表面上形成栅极堆叠；以及蚀刻半导体鳍和半导体条以形成沟槽。沟槽具有在半导体鳍中的上部和在半导体条中的下部。在沟槽的下部中生长半导体区域。用于生长半导体区域的工艺气体不具有含n型掺杂剂气体和含p型掺杂剂气体两者。在沟槽的上部中生长源极/漏极区域，其中，源极/漏极区域包括p型或n型掺杂剂。
-
公开(公告)号：CN113284803A
公开(公告)日：2021-08-20
申请号：CN202011441615.X
申请日：2020-12-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/02
Abstract: 一种方法包括：在衬底的顶部上形成掺杂区域；在衬底上方形成第一外延层；在第一外延层中形成凹槽，该凹槽与掺杂区域对准；在凹槽中执行表面清洁处理，表面清洁处理包括：氧化凹槽的表面以在凹槽中形成氧化物层；以及从凹槽的表面去除氧化物层；以及在凹槽中形成第二外延层。本发明的实施例还涉及形成半导体器件的方法。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.032 seconds)
