-
公开(公告)号：CN109728092B
公开(公告)日：2023-05-26
申请号：CN201810599213.9
申请日：2018-06-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L27/092
Abstract: 本公开提供一种包括第一晶体管的全包覆式栅极结构。所述第一晶体管包括：半导体衬底，其具有顶部表面；第一纳米线，其在所述半导体衬底的所述顶部表面上方且在第一源极与第一漏极之间；第一栅极结构，其在所述第一纳米线周围；内间隔件，其在所述第一栅极结构与所述第一源极和所述第一漏极之间；和隔离层，其在所述半导体衬底的所述顶部表面与所述第一源极和所述第一漏极之间。本公开还提供一种用于制造本文中所描述的所述全包覆式栅极结构的方法。
-
公开(公告)号：CN109727916B
公开(公告)日：2023-01-31
申请号：CN201810255464.5
申请日：2018-03-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234
Abstract: 在半导体装置的制造方法中，形成鳍结构，其中第一半导体层与第二半导体层交互堆叠。在鳍结构上方形成牺牲栅极结构。蚀刻未被牺牲栅极结构覆盖的鳍结构的源极/漏极区，借此形成源极/漏极空间。通过源极/漏极空间侧向蚀刻第一半导体层。在被蚀刻的第一半导体层的每一个的一端上形成由介电材料制成的内间隔物。在源极/漏极空间中形成源极/漏极外延层以覆盖内间隔物。在侧向蚀刻第一半导体层之后，每一个第一半导体层的侧端具有V形截面。
-
公开(公告)号：CN105702583B
公开(公告)日：2019-06-11
申请号：CN201510845166.8
申请日：2015-11-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/324 , H01L21/28 , H01L29/423
CPC classification number: H01L21/82345 , H01L21/324 , H01L21/823412 , H01L21/823431 , H01L21/823462 , H01L21/823807 , H01L21/823821
Abstract: 用于制造半导体装置的方法包括以下步骤：在第一鳍特征结构的上方形成第一栅极堆叠及在第二鳍特征结构的上方形成第二栅极堆叠；移除第一栅极堆叠以形成曝露第一鳍特征结构的第一栅极沟道，移除第二栅极堆叠以形成曝露第二鳍特征结构的第二栅极沟道；对第一鳍特征结构的一部分执行高压退火工艺；及在第一鳍特征结构的彼部分的上方的第一栅极沟道内部形成第一高介电金属栅极及在第二鳍特征结构的上方的第二栅极沟道内部形成第二高介电金属栅极。因此形成具有第一、第二阈值电压的第一、第二高介电金属栅极，第二阈值电压不同于第一阈值电压。于是，本方法在无植入工艺的不利影响、不受形成工作函数金属层的工艺约束的情况下达成阈值电压调整。
-
公开(公告)号：CN109427905A
公开(公告)日：2019-03-05
申请号：CN201810950395.X
申请日：2018-08-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L21/336
Abstract: 在方法中，形成其中第一半导体层和第二半导体层交替地堆叠的鳍结构。在鳍结构上方形成牺牲栅极结构。在未被牺牲栅极结构覆盖的鳍结构的源极/漏极区处蚀刻第一半导体层，从而形成暴露第二半导体层的第一源极/漏极间隔。在第一源极/漏极间隔处形成介电层，从而覆盖暴露的第二半导体层。蚀刻介电层和第二半导体层的部分，从而形成第二源极/漏极间隔。在第二源极/漏极间隔中形成源极/漏极外延层。至少一个第二半导体层与源极/漏极外延层接触，并且至少一个第二半导体层与源极/漏极外延层分离。本发明的实施例还涉及制造半导体器件的方法以及半导体器件。
-
公开(公告)号：CN108122967A
公开(公告)日：2018-06-05
申请号：CN201710945403.7
申请日：2017-10-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/10 , H01L29/78 , H01L21/336
Abstract: 一种包括鳍式场效应晶体管(FinFET)的半导体器件。FinFET包括设置在鳍上的沟道，设置在沟道上方的栅极以及源极和漏极。沟道包括至少两对第一半导体层和形成在第一半导体层上的第二半导体层。第一半导体层具有与第二半导体层不同的晶格常数。至少在一对中，第一半导体层的厚度是第二半导体层的厚度的三至十倍。本发明实施例涉及一种制造具有多层沟道结构的半导体器件的方法。
-
Patent Agency Ranking
公开(公告)号：CN109427901B
公开(公告)日：2022-03-22
申请号：CN201810614091.6
申请日：2018-06-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 在衬底的第一区域和第二区域中形成纳米线器件和鳍器件。为了形成器件，形成第一材料和第二材料的交替层，邻近于第一材料层形成内部间隔件，并且之后去除第一材料层以形成纳米线而不去除第二区域内的第一材料层。在第一区域和第二区域内形成栅极电介质和栅电极的栅极结构以在第一区域中形成纳米线器件并且在第二区域中形成鳍器件。本发明实施例涉及半导体器件和方法。
-
公开(公告)号：CN109860053A
公开(公告)日：2019-06-07
申请号：CN201811248710.0
申请日：2018-10-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336
Abstract: 方法包括提供结构，其具有基板与自基板延伸的鳍状物，其中鳍状物包括第一半导体材料并具有用于晶体管的源极区、通道区、与漏极区；形成栅极堆栈于通道区上；对源极区与漏极区中的鳍状物进行表面处理，使源极区与漏极区中的鳍状物的外侧部分转变成不同于第一半导体材料的材料；蚀刻源极区与漏极区中的鳍状物其转变的外侧部分，以减少源极区与漏极区中的鳍状物宽度；以及沉积外延层于源极区与漏极区中的鳍状物上。
-
公开(公告)号：CN109427901A
公开(公告)日：2019-03-05
申请号：CN201810614091.6
申请日：2018-06-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 在衬底的第一区域和第二区域中形成纳米线器件和鳍器件。为了形成器件，形成第一材料和第二材料的交替层，邻近于第一材料层形成内部间隔件，并且之后去除第一材料层以形成纳米线而不去除第二区域内的第一材料层。在第一区域和第二区域内形成栅极电介质和栅电极的栅极结构以在第一区域中形成纳米线器件并且在第二区域中形成鳍器件。本发明实施例涉及半导体器件和方法。
-
公开(公告)号：CN109427905B
公开(公告)日：2023-06-23
申请号：CN201810950395.X
申请日：2018-08-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L21/336
Abstract: 在方法中，形成其中第一半导体层和第二半导体层交替地堆叠的鳍结构。在鳍结构上方形成牺牲栅极结构。在未被牺牲栅极结构覆盖的鳍结构的源极/漏极区处蚀刻第一半导体层，从而形成暴露第二半导体层的第一源极/漏极间隔。在第一源极/漏极间隔处形成介电层，从而覆盖暴露的第二半导体层。蚀刻介电层和第二半导体层的部分，从而形成第二源极/漏极间隔。在第二源极/漏极间隔中形成源极/漏极外延层。至少一个第二半导体层与源极/漏极外延层接触，并且至少一个第二半导体层与源极/漏极外延层分离。本发明的实施例还涉及制造半导体器件的方法以及半导体器件。
-
公开(公告)号：CN109786250B
公开(公告)日：2022-07-26
申请号：CN201810902002.8
申请日：2018-08-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/06
Abstract: 本公开的实施例涉及半导体装置与半导体装置的形成方法。半导体装置的形成方法包括：形成一鳍状结构，其具有交替堆叠的多个第一半导体层与多个第二半导体层；在鳍状结构上形成一牺牲栅极结构；非等向蚀刻该牺牲栅极结构未覆盖的该鳍状结构的一源极/漏极区，以形成一源极/漏极空间；在该源极/漏极空间中形成一源极/漏极外延层；移除牺牲栅极结构，以露出鳍状结构的一部分；自露出的该鳍状结构移除该第一半导体层；形成朝向该源极/漏极外延层的多个凹陷部；在这些凹陷部中形成多个内侧间隔物；以及形成一栅极介电层以覆盖这些内侧间隔物，并形成一栅极层以围绕第二半导体层，其中内侧间隔物与该栅极介电层隔离该栅极层与该源极/漏极外延层。
-
-
-
-
-
-
-
-
-
Search Results
27
records
(took 0.029 seconds)
