公开(公告)号：CN109427905B

公开(公告)日：2023-06-23

申请号：CN201810950395.X

申请日：2018-08-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江宏礼 ,  郑兆钦 ,  陈志良 ,  陈自强 ,  郭大鹏 ,  杨玉麟 ,  陈奕升 ,  黄思维

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

Abstract: 在方法中，形成其中第一半导体层和第二半导体层交替地堆叠的鳍结构。在鳍结构上方形成牺牲栅极结构。在未被牺牲栅极结构覆盖的鳍结构的源极/漏极区处蚀刻第一半导体层，从而形成暴露第二半导体层的第一源极/漏极间隔。在第一源极/漏极间隔处形成介电层，从而覆盖暴露的第二半导体层。蚀刻介电层和第二半导体层的部分，从而形成第二源极/漏极间隔。在第二源极/漏极间隔中形成源极/漏极外延层。至少一个第二半导体层与源极/漏极外延层接触，并且至少一个第二半导体层与源极/漏极外延层分离。本发明的实施例还涉及制造半导体器件的方法以及半导体器件。

公开(公告)号：CN114664936A

公开(公告)日：2022-06-24

申请号：CN202210324608.4

申请日：2017-07-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨育佳 ,  江宏礼 ,  许志成 ,  王菘豊 ,  陈奕升 ,  徐志安

IPC: H01L29/417 ,  H01L29/78 ,  H01L21/336 ,  H01L27/088 ,  H01L21/8234

Abstract: 半导体器件包括场效应晶体管(FET)。FET包括第一沟道、第一源极和第一漏极；第二沟道、第二源极和第二漏极；以及设置在第一沟道和第二沟道上方的栅极结构。该栅极结构包括栅极介电层和栅电极层。第一源极包括第一晶体半导体层并且第二源极包括第二晶体半导体层。第一源极和第二源极通过由一种或多种IV族元素和一种或多种过渡金属元素制成的合金层连接。第一晶体半导体层未与第二晶体半导体层直接接触。本发明的实施例还涉及制造半导体器件的方法。

公开(公告)号：CN111128883A

公开(公告)日：2020-05-08

申请号：CN201910950373.8

申请日：2019-10-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江宏礼 ,  郑兆钦 ,  陈自强 ,  陈奕升

IPC: H01L21/8234

Abstract: 揭示了一种半导体元件的制造方法。制造半导体元件的方法包括在基板上形成鳍结构以及在鳍结构的第一鳍部分上形成具有第一阈值电压的多晶硅栅极结构。方法进一步包括在鳍结构的第二鳍部分上形成具有第一类型导电性的掺杂剂的掺杂的鳍区域；用第二类型导电性的掺杂剂掺杂这些多晶硅栅极结构中的至少一者，使第一阈值电压调节为较大的第二阈值电压；以及使用具有小于第一及第二阈值电压的第三阈值电压的金属栅极结构替代与这些多晶硅栅极结构中的该至少一个多晶硅栅极结构邻近的这些多晶硅栅极结构中的至少两个多晶硅栅极结构。

公开(公告)号：CN111128736A

公开(公告)日：2020-05-08

申请号：CN201911031414.X

申请日：2019-10-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑兆钦 ,  陈奕升 ,  江宏礼 ,  陈自强 ,  张开泰

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/06

Abstract: 一种半导体元件的制造方法及其元件。半导体元件的制造方法包括：形成鳍结构，具有下鳍结构和设置在下鳍结构上的上鳍结构。上鳍结构包括交替堆叠的多个第一半导体层和多个第二半导体层。第一半导体层被部分地蚀刻以减少第一半导体层的宽度。形成氧化物层在上鳍结构上。形成牺牲栅极结构在具有氧化物层的上鳍结构上。形成源极/漏极磊晶层在鳍结构的源极/漏极区域上。去除牺牲栅极结构以形成栅极空间。去除氧化物层以暴露栅极空间中的第二半导体层。形成栅极结构在栅极空间中的第二半导体层的周围。

公开(公告)号：CN109427588A

公开(公告)日：2019-03-05

申请号：CN201810239025.5

申请日：2018-03-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨玉麟 ,  郑兆钦 ,  陈自强 ,  陈奕升

IPC: H01L21/336 ,  H01L21/335 ,  H01L29/78 ,  H01L29/775 ,  H01L29/06

Abstract: 在制造半导体器件的方法中，形成鳍结构，其中第一半导体层和第二半导体层交替堆叠。在鳍结构上方形成牺牲栅极结构。蚀刻未由牺牲栅极结构覆盖的鳍结构的源极/漏极区域处的第一半导体层、第二半导体层和鳍结构的上部。在鳍结构的蚀刻的上部上方形成介电层。形成源极/漏极外延层。源极/漏极外延层连接至第二半导体层的端部，并且源极/漏极外延层的底部通过介电层与鳍结构分隔开。本发明的实施例还涉及半导体器件。

公开(公告)号：CN108987473A

公开(公告)日：2018-12-11

申请号：CN201711290808.8

申请日：2017-12-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴政宪 ,  陈奕升

IPC: H01L29/737 ,  H01L21/336

CPC classification number: H01L21/0243 ,  H01L21/02381 ,  H01L21/02433 ,  H01L21/02532 ,  H01L21/02543 ,  H01L21/02546 ,  H01L29/045 ,  H01L29/0649 ,  H01L29/165 ,  H01L29/20 ,  H01L29/267 ,  H01L29/66795 ,  H01L29/7849 ,  H01L29/7851

Abstract: 结构包括：衬底，包括第一半导体材料；介电部件，嵌入在衬底中；以及第二半导体材料，嵌入在衬底中，第二半导体材料与第一半导体材料具有晶格失配，第二半导体材料具有两个上侧壁和两个下侧壁，两个上侧壁与介电部件接触，两个下侧壁与衬底接触，两个下侧壁非垂直于衬底的顶面，介电部件的最底部分低于两个下侧壁的最顶部分。本发明的实施例还涉及半导体结构及其形成方法。

公开(公告)号：CN108231894A

公开(公告)日：2018-06-29

申请号：CN201711215095.9

申请日：2017-11-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈奕升 ,  黄思维 ,  江宏礼 ,  吴政宪 ,  叶致锴

IPC: H01L29/78 ,  H01L29/10 ,  H01L21/336

Abstract: 半导体器件包括：沟道层，设置在衬底上方；源极/漏极区，设置在衬底上方；栅极介电层，设置在沟道层上并且包裹每个沟道层；以及栅电极，设置在栅极介电层上并且包裹每个沟道层。每个沟道层包括由核心区和一个或多个壳区制成的半导体线。核心区具有近似方形截面，并且一个或多个壳区的第一壳在核心区周围形成近似菱形截面的第一壳区，并且连接至与相邻的半导体线对应的邻近的第一壳区。本发明的实施例还涉及半导体器件的制造方法。

公开(公告)号：CN107017205A

公开(公告)日：2017-08-04

申请号：CN201611042625.X

申请日：2016-11-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈奕升 ,  吴政宪 ,  叶致锴

IPC: H01L21/8238 ,  H01L27/092

Abstract: 本发明的实施例提供了半导体器件及其制造方法。半导体器件包括设置在衬底上方的第一沟道层、设置在衬底上方的第一源极/漏极区域、设置在每个第一沟道层上并且包裹每个第一沟道层的栅极介电层以及设置在栅极介电层上并且包裹每个第一沟道层的栅电极层。第一沟道层的每个均包括由第一半导体材料制成的半导体线。半导体线延伸至第一源极/漏极区域。第一源极/漏极中的半导体线由第二半导体材料包裹围绕。

公开(公告)号：CN106876275A

公开(公告)日：2017-06-20

申请号：CN201611047027.1

申请日：2016-11-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈奕升 ,  吴政宪 ,  叶致锴

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/423

CPC classification number: H01L29/785 ,  H01L21/823821 ,  H01L27/0924 ,  H01L29/1054 ,  H01L29/41791 ,  H01L29/42392 ,  H01L29/456 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/7851 ,  H01L29/7853 ,  H01L29/78696 ,  H01L2029/7858

Abstract: 本发明的实施例提供了半导体器件及其制造方法。半导体器件包括设置在衬底上方的第一沟道层、设置在衬底上方的第一源极/漏极区域、设置在每个第一沟道层上的栅极介电层、设置在栅极电介质上的栅电极层。每个第一沟道层均包括由第一半导体材料制成的半导体线。该半导体线穿过第一源极/漏极区域并且进入锚状区域。在锚状区域处，半导体线不具有栅电极层并且不具有栅极电介质，并且夹置在第二半导体材料之间。

公开(公告)号：CN103579005A

公开(公告)日：2014-02-12

申请号：CN201210430036.4

申请日：2012-10-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 萧世匡 ,  朱振樑 ,  陈奕升 ,  陈斐筠 ,  郑光茗

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/06

CPC classification number: H01L29/66492 ,  H01L21/761 ,  H01L29/1083 ,  H01L29/66575 ,  H01L29/7833

Abstract: 采用高电压反注入的功率晶体管。本文提出场效应晶体管器件(可选的是横向功率晶体管)及其形成方法，所述方法包括：提供衬底；形成掺杂的隐埋层；在位于隐埋层上的衬底中形成主阱。可以在主阱中形成漂移漏极，在主阱中以及在漂移漏极和隐埋层之间对反注入区域进行注入。主阱可以包括第一注入区域和第二注入区域，其中第二注入区域的深度小于第一注入区域的深度。可以在第一注入区域和第二注入区域之间的深度处进行反注入。主阱和反注入区域可以包括具有相同导电类型的掺杂物，或都包括p+型掺杂物。可以在漂移漏极的一部分的上方形成栅极。