-
公开(公告)号：CN111261507A
公开(公告)日：2020-06-09
申请号：CN201911126845.4
申请日：2019-11-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/306 , H01L21/3065 , H01L21/308 , H01L21/311
Abstract: 一种用于制造半导体布置的方法包括执行半导体结构的第一蚀刻以暴露与半导体结构相邻的第一层的侧壁的第一部分。第一蚀刻在第一层的侧壁的第一部分上形成第一保护层，并且第一保护层由副产物材料的第一累积形成，该副产物材料由第一蚀刻的蚀刻剂与半导体结构相互作用而形成。该方法包括执行第一闪蒸以去除第一保护层的至少一些。
-
公开(公告)号：CN118522697A
公开(公告)日：2024-08-20
申请号：CN202410510327.7
申请日：2024-04-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/82 , H01L21/8252 , H01L21/8234 , H01L21/8238 , H01L27/088 , H01L27/092 , H01L29/06
Abstract: 本公开的实施例提供了沉积在底部结构上方的保护层，以在上部结构的制造期间保护底部结构。保护层可以在源极/漏极回蚀工艺期间防止STI损失和底部间隔件损失。保护层也可以通过也消除STI损失、鳍侧壁间隔件高度和凹进轮廓的工艺负载或不均匀性来改进工艺均匀性。保护层也可以在半导体鳍回蚀期间减缓鳍侧壁间隔件蚀刻速率，从而改进源极/漏极区域轮廓控制。本申请的实施例还涉及用于制造半导体器件的方法和半导体器件。
-
公开(公告)号：CN111261507B
公开(公告)日：2023-03-24
申请号：CN201911126845.4
申请日：2019-11-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/306 , H01L21/3065 , H01L21/308 , H01L21/311
Abstract: 一种用于制造半导体布置的方法包括执行半导体结构的第一蚀刻以暴露与半导体结构相邻的第一层的侧壁的第一部分。第一蚀刻在第一层的侧壁的第一部分上形成第一保护层，并且第一保护层由副产物材料的第一累积形成，该副产物材料由第一蚀刻的蚀刻剂与半导体结构相互作用而形成。该方法包括执行第一闪蒸以去除第一保护层的至少一些。
-
公开(公告)号：CN110416157B
公开(公告)日：2022-07-22
申请号：CN201811132819.8
申请日：2018-09-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 方法包括在半导体区域上方形成栅极堆叠件，以及在栅极堆叠件的侧壁上形成第一栅极间隔件。第一栅极间隔件包括内侧壁间隔件和位于内侧壁间隔件的外侧上的伪间隔件部分。该方法还包括去除伪间隔件部分以形成沟槽，并且形成介电层以密封沟槽的部分以作为气隙。气隙和内侧壁间隔件的组合形成第二栅极间隔件。源极/漏极区域形成为具有位于第二栅极间隔件的外侧上的部分。本发明实施例涉及晶体管中的空气间隔件及其形成方法。
-
公开(公告)号：CN110416157A
公开(公告)日：2019-11-05
申请号：CN201811132819.8
申请日：2018-09-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 方法包括在半导体区域上方形成栅极堆叠件，以及在栅极堆叠件的侧壁上形成第一栅极间隔件。第一栅极间隔件包括内侧壁间隔件和位于内侧壁间隔件的外侧上的伪间隔件部分。该方法还包括去除伪间隔件部分以形成沟槽，并且形成介电层以密封沟槽的部分以作为气隙。气隙和内侧壁间隔件的组合形成第二栅极间隔件。源极/漏极区域形成为具有位于第二栅极间隔件的外侧上的部分。本发明实施例涉及晶体管中的空气间隔件及其形成方法。
-
Patent Agency Ranking
公开(公告)号：CN109427672B
公开(公告)日：2021-02-26
申请号：CN201711339191.4
申请日：2017-12-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 在制造半导体器件的方法中，形成鳍结构，其中，所述鳍结构包括交替堆叠的第一半导体层和第二半导体层。在鳍结构上方形成牺牲栅极结构。蚀刻未被牺牲栅极结构覆盖的鳍结构的源极/漏极区，由此形成源极/漏极间隔。通过源极/漏极间隔横向地蚀刻第一半导体层。在源极/漏极间隔中，至少在蚀刻的第一半导体层上形成第一绝缘层。在源极/漏极间隔中形成源极/漏极外延层，从而在源极/漏极外延层与第一绝缘层之间形成气隙。本发明还提供了半导体器件。
-
公开(公告)号：CN110957260A
公开(公告)日：2020-04-03
申请号：CN201910894324.7
申请日：2019-09-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/762 , H01L21/764 , H01L21/336 , H01L29/10
Abstract: 鳍状场效晶体管的制作方法包括：形成至少三个半导体鳍状物于基板上，其中半导体鳍状物的第一半导体鳍状物、第二半导体鳍状物、与第三半导体鳍状物的长度方向实质上彼此平行，且第一半导体鳍状物与第二半导体鳍状物之间的空间小于第二半导体鳍状物与第三半导体鳍状物之间的空间；沉积第一介电层于半导体鳍状物的顶部与侧壁上，以形成沟槽于第二半导体鳍状物与第三半导体鳍状物之间，且沟槽的底部与两侧侧壁为第一介电层；以第一斜向离子布植工艺布植离子至沟槽的两侧侧壁的一者；以第二斜向离子布植工艺布植离子至沟槽的两侧侧壁的另一者；沉积第二介电层至沟槽中，且第一介电层与第二介电层的材料不同；以及蚀刻第一介电层。
-
公开(公告)号：CN109427672A
公开(公告)日：2019-03-05
申请号：CN201711339191.4
申请日：2017-12-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 在制造半导体器件的方法中，形成鳍结构，其中，所述鳍结构包括交替堆叠的第一半导体层和第二半导体层。在鳍结构上方形成牺牲栅极结构。蚀刻未被牺牲栅极结构覆盖的鳍结构的源极/漏极区，由此形成源极/漏极间隔。通过源极/漏极间隔横向地蚀刻第一半导体层。在源极/漏极间隔中，至少在蚀刻的第一半导体层上形成第一绝缘层。在源极/漏极间隔中形成源极/漏极外延层，从而在源极/漏极外延层与第一绝缘层之间形成气隙。本发明还提供了半导体器件。
-
公开(公告)号：CN115295492A
公开(公告)日：2022-11-04
申请号：CN202210791965.1
申请日：2018-09-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 方法包括在半导体区域上方形成栅极堆叠件，以及在栅极堆叠件的侧壁上形成第一栅极间隔件。第一栅极间隔件包括内侧壁间隔件和位于内侧壁间隔件的外侧上的伪间隔件部分。该方法还包括去除伪间隔件部分以形成沟槽，并且形成介电层以密封沟槽的部分以作为气隙。气隙和内侧壁间隔件的组合形成第二栅极间隔件。源极/漏极区域形成为具有位于第二栅极间隔件的外侧上的部分。本发明实施例涉及晶体管中的空气间隔件及其形成方法。
-
公开(公告)号：CN113643974A
公开(公告)日：2021-11-12
申请号：CN202110367757.4
申请日：2021-04-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/311 , H01L29/06 , H01L29/78
Abstract: 本公开涉及半导体结构与其形成方法，包括沉积介电层于基板上，并沉积图案化层于介电层上。方法亦包括在图案化层上进行第一蚀刻制程，以形成含有第一图案密度的多个第一块状物的第一区与含有第二图案密度的多个第二块状物的第二区，且第二图案密度小于第一图案密度。方法亦包括在第二块状物上进行第二蚀刻制程，以减少每一第二块状物的宽度；以及采用第一块状物与第二块状物并蚀刻介电层与基板，以形成多个鳍状结构。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.027 seconds)
