-
公开(公告)号：CN109786250B
公开(公告)日：2022-07-26
申请号：CN201810902002.8
申请日：2018-08-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/06
Abstract: 本公开的实施例涉及半导体装置与半导体装置的形成方法。半导体装置的形成方法包括：形成一鳍状结构，其具有交替堆叠的多个第一半导体层与多个第二半导体层；在鳍状结构上形成一牺牲栅极结构；非等向蚀刻该牺牲栅极结构未覆盖的该鳍状结构的一源极/漏极区，以形成一源极/漏极空间；在该源极/漏极空间中形成一源极/漏极外延层；移除牺牲栅极结构，以露出鳍状结构的一部分；自露出的该鳍状结构移除该第一半导体层；形成朝向该源极/漏极外延层的多个凹陷部；在这些凹陷部中形成多个内侧间隔物；以及形成一栅极介电层以覆盖这些内侧间隔物，并形成一栅极层以围绕第二半导体层，其中内侧间隔物与该栅极介电层隔离该栅极层与该源极/漏极外延层。
-
公开(公告)号：CN110581171A
公开(公告)日：2019-12-17
申请号：CN201910146340.8
申请日：2019-02-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/775 , H01L29/423 , H01L21/335 , H01L29/786 , H01L21/336 , B82Y10/00
Abstract: 本发明实施例涉及全包覆式栅极结构及其制造方法。本揭露提供全包覆式栅极结构，其包含：半导体鳍片，其具有顶表面；第一纳米线，其在所述顶表面上方；第一空间，其在所述顶表面与所述第一纳米线之间；第N纳米线及第N+1纳米线，其在所述第一纳米线上方；及第二空间，其在所述第N纳米线与所述第N+1纳米线之间。所述第一空间大于所述第二空间。本揭露还提供一种用于制造本文中所描述的所述全包覆式栅极结构的方法。
-
公开(公告)号：CN114664927A
公开(公告)日：2022-06-24
申请号：CN202210374852.1
申请日：2018-08-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336 , H01L27/088 , H01L21/8234
Abstract: 制造半导体器件的方法，包括：在半导体衬底上方形成具有第一组成的第一半导体层，以及在第一半导体层上方形成具有第二组成的第二半导体层。在第二半导体层上方形成具有第一组成的另一第一半导体层。在另一第一半导体层上方形成具有第三组成的第三半导体层。图案化第一半导体层、第二半导体层和第三半导体层以形成鳍结构。去除第三半导体层的部分，从而形成包括第二半导体层的纳米线，并且形成围绕纳米线导电材料。第一半导体层、第二半导体层和第三半导体层包括不同的材料。本发明实施例涉及制造半导体器件的方法和半导体器件。
-
公开(公告)号：CN109585448B
公开(公告)日：2021-04-20
申请号：CN201711278787.8
申请日：2017-12-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 本发明实施例提供一种半导体器件，其包括：衬底；在衬底上方的I/O器件；以及在衬底上方的核心器件。I/O器件包括第一栅极结构，第一栅极结构具有：界面层；在界面层上方的第一高k介电堆叠件；以及导电层，导电层在第一高k介电堆叠件上方并且与第一高k介电堆叠件物理接触。核心器件包括第二栅极结构，第二栅极结构具有：界面层；在界面层上方的第二高k介电堆叠件；以及导电层，导电层在第二高k介电堆叠件上方并且与第二高k介电堆叠件物理接触。第一高k介电堆叠件包括第二高k介电堆叠件和第三介电层。本发明实施例还提供一种制造半导体器件的方法。
-
公开(公告)号：CN113140511B
公开(公告)日：2024-07-26
申请号：CN202110053759.6
申请日：2021-01-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 制造半导体器件的方法包括在衬底上方形成在第一方向上交替堆叠的第一半导体层和第二半导体层的堆叠结构。所形成的第一半导体层的厚度在第一方向上进一步远离衬底间隔开的每个第一半导体层中增大。将堆叠结构图案化为沿基本垂直于第一方向的第二方向延伸的鳍结构。去除相邻的第二半导体层之间的第一半导体层的部分，并且栅极结构形成为在第三方向上在第一半导体层的第一部分上方延伸，使得栅极结构包裹第一半导体层。第三方向基本垂直于第一方向和第二方向。在第一半导体层的第一部分处的第一半导体层中的每个具有基本相同的厚度。本发明的实施例还涉及半导体器件。
-
Patent Agency Ranking
公开(公告)号：CN109727916B
公开(公告)日：2023-01-31
申请号：CN201810255464.5
申请日：2018-03-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234
Abstract: 在半导体装置的制造方法中，形成鳍结构，其中第一半导体层与第二半导体层交互堆叠。在鳍结构上方形成牺牲栅极结构。蚀刻未被牺牲栅极结构覆盖的鳍结构的源极/漏极区，借此形成源极/漏极空间。通过源极/漏极空间侧向蚀刻第一半导体层。在被蚀刻的第一半导体层的每一个的一端上形成由介电材料制成的内间隔物。在源极/漏极空间中形成源极/漏极外延层以覆盖内间隔物。在侧向蚀刻第一半导体层之后，每一个第一半导体层的侧端具有V形截面。
-
公开(公告)号：CN113140511A
公开(公告)日：2021-07-20
申请号：CN202110053759.6
申请日：2021-01-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 制造半导体器件的方法包括在衬底上方形成在第一方向上交替堆叠的第一半导体层和第二半导体层的堆叠结构。所形成的第一半导体层的厚度在第一方向上进一步远离衬底间隔开的每个第一半导体层中增大。将堆叠结构图案化为沿基本垂直于第一方向的第二方向延伸的鳍结构。去除相邻的第二半导体层之间的第一半导体层的部分，并且栅极结构形成为在第三方向上在第一半导体层的第一部分上方延伸，使得栅极结构包裹第一半导体层。第三方向基本垂直于第一方向和第二方向。在第一半导体层的第一部分处的第一半导体层中的每个具有基本相同的厚度。本发明的实施例还涉及半导体器件。
-
公开(公告)号：CN109585448A
公开(公告)日：2019-04-05
申请号：CN201711278787.8
申请日：2017-12-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 本发明实施例提供一种半导体器件，其包括：衬底；在衬底上方的I/O器件；以及在衬底上方的核心器件。I/O器件包括第一栅极结构，第一栅极结构具有：界面层；在界面层上方的第一高k介电堆叠件；以及导电层，导电层在第一高k介电堆叠件上方并且与第一高k介电堆叠件物理接触。核心器件包括第二栅极结构，第二栅极结构具有：界面层；在界面层上方的第二高k介电堆叠件；以及导电层，导电层在第二高k介电堆叠件上方并且与第二高k介电堆叠件物理接触。第一高k介电堆叠件包括第二高k介电堆叠件和第三介电层。本发明实施例还提供一种制造半导体器件的方法。
-
公开(公告)号：CN120035200A
公开(公告)日：2025-05-23
申请号：CN202510129195.8
申请日：2025-02-05
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种半导体装置的制造方法，形成包括下部鳍状结构以及配置在下部鳍状结构上的上部鳍状结构的鳍状结构，其中上部鳍状结构包括交替堆栈的介电层与多层膜，每一个多层膜包括沟道层、第一保护层和第二保护层，且沟道层位于第一保护层与第二保护层之间。在上部鳍状结构上形成牺牲栅极结构。在上部鳍状结构上形成牺牲栅极结构之后，在鳍状结构的源极/漏极区上形成源极/漏极外延层。在形成源极/漏极外延层之后，移除牺牲栅极结构。在移除牺牲栅极结构之后，移除介电层。在多层膜周围形成栅极结构。
-
公开(公告)号：CN109728072A
公开(公告)日：2019-05-07
申请号：CN201811128368.0
申请日：2018-09-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L21/336 , H01L29/78
Abstract: 本发明实施例涉及一种半导体装置及其制造方法。本发明实施例提供一种用于制造半导体装置的方法。接纳半导体衬底。图案化所述半导体衬底以形成彼此间隔的多个突出部，其中所述突出部包括基底区段，及堆叠在所述基底区段上的晶种区段。形成多个第一绝缘结构，从而覆盖所述基底区段侧壁且暴露所述晶种区段的侧壁。形成多个间隔件，从而覆盖所述晶种区段的所述侧壁。部分移除所述第一绝缘结构以部分暴露所述基底区段的所述侧壁。移除从所述第一绝缘结构暴露的所述基底区段。在所述晶种区段下方形成多个第二绝缘结构。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.067 seconds)
