-
公开(公告)号：CN113297823A
公开(公告)日：2021-08-24
申请号：CN202110183791.6
申请日：2021-02-10
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/3947 , G06F30/398 , H01L21/8238 , H01L27/092
Abstract: 本公开涉及一种集成芯片、多重晶体管装置及其制造方法，制造方法包括：接收电路设计图的初始布局设计。初始布局设计包括设置于连续鳍片上的第一栅极电极、第二栅极电极及虚拟栅极电极。第一源极/漏极区域设置于第一栅极电极与虚拟栅极电极之间，而第二源极/漏极区域设置于第二栅极电极与虚拟栅极电极之间。上述方法还包括判断第一或第二源极/漏极区域中的至少一者是否对应电路设计图中的漏极，以及当第一或第二源极/漏极区域中的至少一者对应电路设计图中的漏极时，修改初始布局设计以增加与虚拟栅极电极有关的虚拟临界电压，以提供修改后布局设计。
-
公开(公告)号：CN109427654B
公开(公告)日：2020-12-25
申请号：CN201711275931.2
申请日：2017-12-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 本公开提供了一种用于制造集成电路(IC)的方法。该方法包括接收IC布局，IC布局具有有源区、接合在有源区上的导电接触部件、以及待接合在所述导电接触部件的第一子集上并与导电接触部件的第二子集分隔开的导电通孔部件；评估导电通孔部件至导电接触部件的空间参数；以及根据空间参数修改IC布局，使得导电通孔部件具有S形弯曲形状。本公开还提供了另外的用于制造集成电路(IC)的方法。
-
公开(公告)号：CN109427577B
公开(公告)日：2020-12-08
申请号：CN201711278072.2
申请日：2017-12-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/308 , H01L21/033 , H01L21/8234
Abstract: 本文公开了具有线端延伸部的集成电路布局的各种示例。在一个示例中，一种方法包括接收集成电路布局，该集成电路布局包括：在第一方向上平行延伸的第一组形状和第二组形状，其中，第一组形状的间距不同于第二组形状的间距。横向构件形状被插入到集成电路布局中，其在垂直于第一方向的第二方向上延伸，并且一组线端延伸部被插入到集成电路布局中，其从第一组形状和第二组形状中的每个形状延伸至横向构件形状。提供包括第一组形状、第二组形状、横向构件形状、和一组线端延伸部的集成电路布局用于制造集成电路。本申请的实施例还提供了形成集成电路的方法。
-
公开(公告)号：CN108962735A
公开(公告)日：2018-12-07
申请号：CN201710905773.8
申请日：2017-09-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L29/423
Abstract: 本发明描述在栅极堆叠件中形成间隔件层以缓解时间依赖性介电击穿(TDDB)故障的示例性置换栅极工艺。例如，方法可以包括形成具有第一凹槽的部分制造的栅极结构。将间隔件层沉积至第一凹槽内并且用各向异性回蚀刻(EB)工艺蚀刻间隔件层以形成具有比第一凹槽更小孔径的第二凹槽。将金属填充层沉积至第二凹槽内。本发明的实施例还涉及时间依赖性介电击穿的缓解。
-
公开(公告)号：CN103165466A
公开(公告)日：2013-06-19
申请号：CN201210192150.8
申请日：2012-06-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/28 , H01L29/78 , H01L29/423
CPC classification number: H01L21/28123 , H01L27/0629 , H01L28/20 , H01L29/42376 , H01L29/66545 , H01L29/78
Abstract: 所描述的方法包括提供半导体衬底。在半导体衬底上方形成第一栅极结构，并且邻近第一栅极结构形成牺牲栅极结构。使用代替栅极方法，可以将牺牲栅极结构用于形成金属栅极结构。形成覆盖第一栅极结构和牺牲栅极结构的介电层。介电层在第一栅极结构的顶面上方具有第一厚度，并且在牺牲栅极结构的顶面上方具有的第二厚度，第二厚度小于第一厚度(例如，参见图5、图15、图26)。从而，介电层的随后平坦化工艺可以不与第一栅极结构接触。本发明还提供了包括多晶硅电阻器和金属栅极电阻器的半导体器件及其制造方法。
-
Patent Agency Ranking
公开(公告)号：CN113284886B
公开(公告)日：2025-03-25
申请号：CN202110014641.2
申请日：2021-01-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H10D89/10 , G06F30/392
Abstract: 集成芯片的有源器件区上的多段线的阵列延伸，以在相邻的隔离区域上形成伪器件结构。所得的伪器件结构是具有与有源器件区上的多段线的阵列相同的线宽度、线间距和节距的多段线的阵列。伪器件结构的多段线与有源器件区上的多段线在网格上。由于伪器件结构由与有源器件区上的多段线在网格上的多段线形成，所以伪器件结构可以比可能的情况更接近有源器件区。伪器件结构与有源器件区的所得接近度提高了抗凹陷性能，并且减小集成芯片上的空白空间。本发明的实施例涉及集成芯片及其设计和制造方法。
-
公开(公告)号：CN113297823B
公开(公告)日：2024-02-20
申请号：CN202110183791.6
申请日：2021-02-10
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/3947 , G06F30/398 , H01L21/8238 , H01L27/092
Abstract: 本公开涉及一种集成芯片、多重晶体管装置及其制造方法，制造方法包括：接收电路设计图的初始布局设计。初始布局设计包括设置于连续鳍片上的第一栅极电极、第二栅极电极及虚拟栅极电极。第一源极/漏极区域设置于第一栅极电极与虚拟栅极电极之间，而第二源极/漏极区域设置于第二栅极电极与虚拟栅极电极之间。上述方法还包括判断第一或第二源极/漏极区域中的至少一者是否对应电路设计图中的漏极，以及当第一或第二源极/漏极区域中的至少一者对应电路设计图中的漏极时，修改初始布局设计以增加与虚拟栅极电极有关的虚拟临界电压，以提供修改后布局设计。
-
公开(公告)号：CN115377004A
公开(公告)日：2022-11-22
申请号：CN202210729706.6
申请日：2022-06-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本公开提供一种半导体结构的形成方法。根据本公开的方法，包括：提供一工作部件，包括多个有源区(其包括通道区及源极/漏极区)以及在通道区与多个有源区相交的多个虚置栅极堆叠。虚置栅极堆叠包括一装置部及一端部。上述方法还包括：沉积一栅极间隔件于工作部件上；异向性蚀刻工作部件，以凹陷源极/漏极区，并由栅极间隔件层形成一栅极间隔件；形成一图案化的光刻胶层于工作部件上，以露出装置部及凹陷的源极/漏极区，同时覆盖端部；以及在形成图案化的光刻胶层之后，外延形成一源极/漏极特征部件于凹陷的源极/漏极区上。
-
公开(公告)号：CN112582346A
公开(公告)日：2021-03-30
申请号：CN202011055733.7
申请日：2020-09-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092 , H01L27/02
Abstract: 一种用于制造集成电路的方法包括接收定义半导体结构的IC设计布局，半导体结构具有在第一方向上纵向延伸的通孔轨，并且通孔轨接触在垂直于第一方向的第二方向上纵向延伸的源极接点。方法还包括使用IC设计布局上的图案识别来识别通孔轨、源极接点、与源极接点相距一定距离的漏极接点、以及夹设在源极接点和漏极接点之间的栅极结构。方法还包括确定要加入至IC设计布局中的突出通孔的位置、长度以及宽度。方法还包括在所确定的位置将具有所确定的长度和宽度的突出通孔加入至IC设计布局，以提供修改后的IC设计布局。
-
公开(公告)号：CN107039348B
公开(公告)日：2020-03-31
申请号：CN201611042602.9
申请日：2016-11-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 本发明的实施例提供了一种半导体器件，包括：鳍结构、第一和第二栅极结构、源极/漏极区、源极/漏极接触层和分离层。鳍结构从在衬底上方设置的隔离绝缘层突出且在第一方向上延伸。第一和第二栅极结构形成在鳍结构上方且在与第一方向相交的第二方向上延伸。源极/漏极区设置在第一栅极结构和第二栅极结构之间。在鳍结构、第一和第二栅极结构和第一源极/漏极区上方设置层间绝缘层。在第一源极/漏极区上设置第一源极/漏极接触层。邻近第一源极/漏极接触层设置分离层。第一栅极结构和第二栅极结构的端部以及第一源极/漏极接触层的端部与分离层的同一面接触。本发明的实施例还提供了一种制造半导体器件的方法。
-
-
-
-
-
-
-
-
-
Search Results
52
records
(took 0.03 seconds)
