公开(公告)号：CN116565008A

公开(公告)日：2023-08-08

申请号：CN202310245780.5

申请日：2023-03-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 游家权 ,  张家豪 ,  江国诚 ,  王志豪 ,  王圣璁 ,  谌俊元 ,  游力蓁 ,  黄麟淯 ,  苏焕杰

IPC: H01L29/423 ,  H01L21/28 ,  H10B10/00

Abstract: 器件包括栅电极和围绕栅电极的栅极电介质。栅电极围绕纳米结构。纳米结构包括堆叠的纳米片。栅极电介质由高k(HK)材料形成。HK材料在与相邻器件对准的方向上覆盖栅电极的侧壁。使HK材料的部分从侧壁凹进并且由具有小于HK材料的介电常数和大于HK材料的电隔离能力的介电材料再填充。利用介电材料替换栅电极的侧壁上方的HK材料增强了栅电极与相邻接触件之间的电隔离。因此，它可以减少集成电路(IC)的缩放晶体管中金属栅极(MG)接触件和金属至器件(MD)接触件之间的漏电。本申请的实施例还涉及半导体器件及其形成方法。

公开(公告)号：CN113555321A

公开(公告)日：2021-10-26

申请号：CN202110670598.5

申请日：2021-06-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴哲镇 ,  江国诚 ,  王志豪 ,  游家权 ,  庄礼阳

IPC: H01L21/8238 ,  H01L27/092

Abstract: 提供一种半导体结构的形成方法。可以通过在半导体板堆叠的中间部分周围形成介电栅极间隔物和牺牲栅极结构来提供全绕式栅极场效晶体管。可以在半导体板堆叠内的半导体板的端部上形成源极区和漏极区。牺牲栅极结构和其他牺牲材料部分可以用栅极介电层和栅极电极的组合取代。可以对介电栅极间隔物具有选择性地垂直凹蚀栅极介电层和栅极电极。第一非等向性蚀刻制程以约略相同的蚀刻速率凹蚀栅极电极和栅极介电层。随后可以使用具有更高选择性的第二非等向性蚀刻制程。使栅极介电层的突出剩余部分最小化以降低相邻晶体管之间的漏电流。

公开(公告)号：CN113363208A

公开(公告)日：2021-09-07

申请号：CN202110557935.X

申请日：2021-05-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 潘冠廷 ,  王志豪 ,  朱熙甯 ,  游家权 ,  江国诚

IPC: H01L21/8234 ,  H01L21/8238 ,  H01L27/088 ,  H01L27/092

Abstract: 方法包括提供一种结构，该结构具有：从衬底延伸的两个鳍；隔离鳍的底部的隔离结构；位于每个鳍上方的源极/漏极(S/D)部件；平行于鳍纵向定向并且设置在两个鳍之间与隔离结构上方的介电鳍；位于隔离结构、鳍和介电鳍上方的伪栅极堆叠件；以及位于伪栅极堆叠件的侧壁上方的一个或多个介电层。该方法还包括：去除伪栅极堆叠件，以在一个或多个介电层内产生栅极沟槽，其中，介电鳍暴露于栅极沟槽中；修整介电鳍以减小介电鳍的宽度；以及在修整之后，在栅极沟槽中形成高k金属栅极。本发明的实施例还涉及半导体结构及其形成方法。

公开(公告)号：CN112530862A

公开(公告)日：2021-03-19

申请号：CN202010980084.5

申请日：2020-09-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谌俊元 ,  邱士权 ,  游家权 ,  张家豪 ,  林天禄 ,  林佑明

IPC: H01L21/768 ,  H01L23/532

Abstract: 一种半导体装置的形成方法，该方法包含形成第一导电部件于基板上。形成接触第一导电部件的导孔。导孔包含导电材料。对导孔的顶表面执行化学机械研磨(CMP)工艺。沉积层间介电(ILD)层于导孔上。形成沟槽于层间介电层中，以暴露导孔。以接触导孔的第二导电部件填充沟槽。第二导电部件包含与导电材料相同的材料。

公开(公告)号：CN110970367A

公开(公告)日：2020-04-07

申请号：CN201910931750.3

申请日：2019-09-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 游力蓁 ,  游家权 ,  张家豪 ,  林天禄 ,  林佑明 ,  王志豪

IPC: H01L21/8234 ,  H01L27/088

Abstract: 一种半导体结构及其制造方法，包括提供一半导体结构，其具有金属栅极结构、栅极间隔物设置于金属栅极的侧壁、以及源极/漏极部件设置邻近于栅极间隔物；形成第一介电层于金属栅极之上，以及形成源极/漏极接触件在源极/漏极部件之上；形成第二介电层在第一介电层之上，其中第二介电层的部分和源极/漏极接触件接触，并且第二介电层的组成和第一介电层不同；移除第二介电层与源极/漏极接触件接触的部分；形成导电层位于源极/漏极接触件及第一介电层之上；以及移除导电层的多个部分以形成在源极/漏极接触件之上的导电部件。

公开(公告)号：CN106469684B

公开(公告)日：2019-08-30

申请号：CN201510859677.5

申请日：2015-11-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王志豪 ,  林群雄 ,  张家豪 ,  游家权 ,  吴伟豪 ,  林义雄 ,  林志昌

IPC: H01L21/8238 ,  H01L27/092 ,  H01L21/28 ,  H01L29/417 ,  H01L29/423 ,  H01L23/485

Abstract: 本公开提供一种半导体装置及其形成方法。此半导体装置的形成方法包括形成第一栅极结构于基板上，形成源极/漏极特征于基板中且邻近第一栅极结构，形成介电层于第一栅极结构及源极/漏极特征之上，移除介电层的一部分，以形成暴露出第一栅极结构及源极/漏极特征的第一沟槽，形成第一导电特征结构于第一沟槽中，移除第一栅极结构的第一部分，以形成第二沟槽，以及形成第二导电特征结构于第二沟槽中。

公开(公告)号：CN106206514A

公开(公告)日：2016-12-07

申请号：CN201510262838.2

申请日：2015-05-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 连万益 ,  邱奕勋 ,  游家权 ,  黄禹轩 ,  王志豪

IPC: H01L23/488

CPC classification number: H01L29/78618 ,  H01L21/76865 ,  H01L21/76895 ,  H01L21/82285 ,  H01L21/823412 ,  H01L21/823418 ,  H01L21/823475 ,  H01L21/823481 ,  H01L21/823487 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823871 ,  H01L21/823878 ,  H01L21/823885 ,  H01L23/535 ,  H01L27/088 ,  H01L27/092 ,  H01L27/124 ,  H01L27/1259 ,  H01L29/0653 ,  H01L29/0676 ,  H01L29/42392 ,  H01L29/66666 ,  H01L29/7827 ,  H01L29/78621 ,  H01L29/78642 ,  H01L29/78681 ,  H01L29/78684 ,  H01L29/78696 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种集成电路结构包括第一垂直晶体管和第二垂直晶体管。第一垂直晶体管包括第一半导体沟道、位于第一半导体沟道上方的第一顶部源极/漏极区以及覆盖第一顶部源极/漏极区的第一顶部源极/漏极焊盘。第二垂直晶体管包括第二半导体沟道、位于第二半导体沟道上方的第二顶部源极/漏极区以及覆盖第二顶部源极/漏极区的第二顶部源极/漏极焊盘。局部互连件互连第一顶部源极/漏极焊盘和第二顶部源极/漏极焊盘。第一顶部源极/漏极焊盘、第二顶部源极/漏极焊盘和局部互连件是连续区域的部分，在第一顶部源极/漏极焊盘、第二顶部源极/漏极焊盘和局部互连件之间没有可辨识的界面。本发明还涉及作为垂直晶体管的局部互连件的顶部金属焊盘。

公开(公告)号：CN105280698A

公开(公告)日：2016-01-27

申请号：CN201410507489.1

申请日：2014-09-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王志豪 ,  廖忠志 ,  连万益 ,  游家权 ,  邱奕勋 ,  蔡庆威 ,  吴伟豪

IPC: H01L29/78 ,  H01L21/336

Abstract: 本发明提供了垂直器件结构。本发明涉及具有在源极区和漏极区之间延伸的矩形垂直沟道条的垂直晶体管器件及其相关的形成方法。在一些实施例中，垂直晶体管器件包括设置在半导体衬底上方的源极区。具有一个或多个垂直沟道条的沟道区设置在源极区上方。一个或多个垂直沟道条的底面邻接源极区并且具有矩形形状(即，具有四条边的形状，具有不同长度的相邻边和四个直角)。栅极区位于源极区上方并且位于邻接垂直沟道条的位置处，漏极区设置在栅极区和垂直沟道条上方。垂直沟道条的矩形形状提供了具有更好性能和单元区域密度的垂直器件。

公开(公告)号：CN118983311A

公开(公告)日：2024-11-19

申请号：CN202411002435.X

申请日：2024-07-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张家豪 ,  潘冠廷 ,  游家权 ,  江国诚 ,  王志豪

IPC: H01L27/092 ,  H01L21/8238 ,  H01L29/51 ,  H01L29/06

Abstract: 本发明的各种实施例提供了半导体器件结构。在一个实施例中，半导体器件结构包括：介电壁，设置在衬底上方；第一金属栅极结构部分和第二金属栅极结构部分，分别设置在介电壁的任意一侧。每个第一金属栅极结构部分和第二金属栅极结构部分包括：多个半导体层，垂直地堆叠并且彼此分离；高K(HK)介电层，设置成围绕半导体层中的每一个的至少三个表面；以及栅极电极层，设置在两个相邻的半导体层之间。半导体器件结构还包括：金属层，设置在介电壁的两个相对侧壁上。本申请的实施例还提供了形成半导体器件结构的方法。

公开(公告)号：CN114975239A

公开(公告)日：2022-08-30

申请号：CN202210322264.3

申请日：2022-03-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张家豪 ,  游家权 ,  游力蓁 ,  黄麟淯

IPC: H01L21/768 ,  H01L21/8234 ,  H01L27/088

Abstract: 提供接点电阻降低的半导体装置。半导体装置包括基板，具有通道区与源极/漏极区；源极/漏极接点结构，位于源极/漏极区上；导电结构，位于源极/漏极接点结构上；层间介电层，围绕导电结构与源极/漏极接点结构；介电衬垫，位于层间介电层与导电结构之间；以及扩散阻障层，位于介电衬垫与导电结构之间。