-
公开(公告)号：CN119403208A
公开(公告)日：2025-02-07
申请号：CN202411395570.5
申请日：2024-10-08
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开的实施例提供了具有使用掩埋源极/漏极部件形成的背侧源极/漏极接触件以及形成在掩埋源极/漏极部件和源极/漏极区域之间的半导体盖层的半导体器件。掩埋源极/漏极部件和半导体盖层能够实现自对准背侧源极/漏极接触件和背侧隔离。半导体盖层在背侧接触件形成期间用作蚀刻停止层，同时能够实现源极/漏极区域生长而没有制造损失，诸如源极/漏极区域中的空隙。本申请的实施例还涉及半导体器件及其制造方法。
-
公开(公告)号：CN111092053B
公开(公告)日：2023-12-29
申请号：CN201911005905.7
申请日：2019-10-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088 , H01L21/768
Abstract: 根据本申请的实施例，提供了形成集成电路结构的方法，包括在晶体管的源极/漏极区域上方形成电连接至源极/漏极区域的第一源极/漏极接触插塞，形成与栅极堆叠件重叠的第一介电硬掩模，使第一源极/漏极接触插塞凹进以形成第一凹槽，在第一凹槽中形成第二介电硬掩模，使层间介电层凹进以形成第二凹槽，以及在第二凹槽中形成第三介电硬掩模。第三介电硬掩模接触第一介电硬掩模和第二介电硬掩模。本申请的实施例还提供了其他形成集成电路结构的方法以及集成电路结构。
-
公开(公告)号：CN115148668A
公开(公告)日：2022-10-04
申请号：CN202210056896.X
申请日：2022-01-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088 , H01L29/78 , H01L21/336
Abstract: 提供了半导体器件结构。半导体器件结构包括形成在衬底上方的鳍结构和形成在鳍结构上方的栅极结构。半导体器件结构包括邻近栅极结构形成的第一源极/漏极(S/D)结构，以及形成在第一S/D结构上方的第一S/D接触结构。半导体器件结构包括形成在第一S/D结构上方的第一填充层，并且第一S/D接触结构由第一填充层围绕。半导体器件结构包括邻近栅极结构和第一填充层形成的介电层，且介电层与第一填充层由不同的材料制成。第一填充层由介电层围绕。本申请的实施例还涉及形成半导体器件结构的方法。
-
公开(公告)号：CN119698034A
公开(公告)日：2025-03-25
申请号：CN202411740916.0
申请日：2024-11-29
Applicant: 台湾积体电路制造股份有限公司
Abstract: 公开了半导体器件和制造半导体器件的方法。半导体器件包括：第一伪外延层和第二伪外延层，设置在第一基底结构和第二基底结构中；第一有源外延层和第二有源外延层，设置在第一伪外延层和第二伪外延层上；第一有源纳米结构层，设置为与第一有源外延层相邻并且与第一有源外延层接触；第二有源纳米结构层，设置为与第二有源外延层相邻并且与第二有源外延层接触；伪纳米结构层，设置为与第二伪外延层相邻并且与第二伪外延层接触；第一栅极结构，围绕第一有源纳米结构层；以及第二栅极结构，围绕第二有源纳米结构层和伪纳米结构层。
-
公开(公告)号：CN114927471A
公开(公告)日：2022-08-19
申请号：CN202210224216.0
申请日：2022-03-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234
Abstract: 一种半导体结构的形成方法包含：提供具有多个源极/漏极电极与在多个源极/漏极电极上方的一第一介电层的结构；形成覆盖第一介电层的第一区域的第一蚀刻遮罩；对第一介电层执行第一蚀刻工艺，使得多个第一沟槽形成于多个源极/漏极电极上方；以具有不同于第一介电层的材料的第二介电层填充多个第一沟槽；去除第一蚀刻遮罩；对第一介电层的第一区域执行包括等向性蚀刻的第二蚀刻工艺，使得第二沟槽形成于多个源极/漏极电极中的第一个上方；沉积金属层进入至少第二沟槽中；以及对金属层执行一化学机械研磨(CMP)。
-
Patent Agency Ranking
公开(公告)号：CN112687685A
公开(公告)日：2021-04-20
申请号：CN202011109426.2
申请日：2020-10-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L29/06 , H01L21/8234
Abstract: 本公开提供一种半导体结构。上述结构包含：半导体基板、在半导体基板的顶表面的第一部分之上的栅极堆叠物、在栅极堆叠物的顶表面的至少一部分之上的层叠介电层。层叠介电层至少包含第一子层及第二子层。第一子层由具有低于用于形成第二子层的材料的介电常数的材料形成，且用于形成第二子层的材料具有高于用于形成第一子层的材料的蚀刻选择比。
-
公开(公告)号：CN112509978A
公开(公告)日：2021-03-16
申请号：CN202010972252.6
申请日：2020-09-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/8238 , H01L27/088 , H01L27/092
Abstract: 一种半导体装置结构的形成方法，包括在一基板中形成一第一源极/漏极结构和一第二源极/漏极结构。此形成方法还包括在前述第一源极/漏极结构、前述第二源极/漏极结构及前述基板的上方形成一第一介电层。此形成方法还包括在第一沟槽中形成一栅极电极。此形成方法还包括去除前述第一介电层。此形成方法包括在前述第一源极/漏极结构及前述基板的上方形成一第一导电条状结构。此形成方法还包括部分的去除前述第一导电条状结构，以在前述第一导电条状结构中形成一第二沟槽。此形成方法还包括在前述第二沟槽中形成一第二介电层。
-
公开(公告)号：CN111223859A
公开(公告)日：2020-06-02
申请号：CN201911127155.0
申请日：2019-11-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
Abstract: 本发明实施例公开半导体装置及其制造方法。半导体装置包含设置在基底上方的鳍片、设置在鳍片的通道区上方的栅极结构使得栅极结构横过鳍片的源极/漏极区、设置在基底上方的多层互连结构的装置级层间介电层，其中装置级层间介电层包含第一介电层、设置在第一介电层上方的第二介电层以及设置在第二介电层上方的第三介电层，其中第三介电层的材料不同于第二介电层的材料和第一介电层的材料。半导体装置还包含与设置在装置级层间介电层中的至栅极结构的接触栅极以及设置在装置级层间介电层中的至源极/漏极区的源极/漏极接触。
-
公开(公告)号：CN116564891A
公开(公告)日：2023-08-08
申请号：CN202310241117.8
申请日：2023-03-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本申请的实施例公开了一种集成电路及其形成方法。集成电路包括第一纳米结构晶体管和第二纳米结构晶体管。第一和第二纳米结构分别包括栅电极。背侧沟槽将第一栅电极与第二栅电极分开。背侧沟槽中填充了体介电材料。栅极帽金属将第一栅电极电连接到第二栅电极。
-
公开(公告)号：CN115566068A
公开(公告)日：2023-01-03
申请号：CN202210943763.4
申请日：2022-08-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/40 , H01L29/423 , H01L21/336
Abstract: 本发明实施例提供一种半导体装置。其导电结构的高度减少且宽度增加。具体而言，牺牲自对准接点层与牺牲金属接点蚀刻停止层用于形成电阻减少的导电结构。在形成导电结构之后，移除牺牲自对准接点层与牺牲金属接点蚀刻停止层，并置换成低介电常数的材料以减少装置中的电容。如此一来，可改善装置效能。
-
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.022 seconds)
