公开(公告)号：CN110942994A

公开(公告)日：2020-03-31

申请号：CN201910871750.9

申请日：2019-09-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王菘豊 ,  奥野泰利 ,  邱士权

IPC: H01L21/336 ,  H01L21/768

Abstract: 一种形成半导体元件的方法包括在基板上形成源极/漏极区域，在源极/漏极区域上沉积富含金属的金属硅化物层，在富含金属的金属硅化物层上沉积富含硅的金属硅化物层，及在富含硅的金属硅化物层上形成接触插塞。

公开(公告)号：CN115148731A

公开(公告)日：2022-10-04

申请号：CN202210529923.0

申请日：2022-05-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邱士权 ,  苏焕杰 ,  王培宇 ,  庄正吉 ,  谌俊元 ,  游力蓁 ,  张家豪 ,  林佑明 ,  王志豪

IPC: H01L27/088 ,  H01L27/092 ,  H01L29/16 ,  H01L21/8234 ,  H01L21/8238

Abstract: 一种半导体结构，包括一外延区域，具有前侧及背侧。半导体结构包括一非晶质层，形成于外延区域的背侧，其中非晶质层包括硅。半导体结构包括一第一硅化物层，形成于非晶质层上。半导体结构包括一第一金属接点，形成于第一硅化物层上。

公开(公告)号：CN113851474A

公开(公告)日：2021-12-28

申请号：CN202110145202.5

申请日：2021-02-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 游力蓁 ,  苏焕傑 ,  邱士权 ,  黄麟淯 ,  庄正吉 ,  王志豪

IPC: H01L27/088 ,  H01L29/08

Abstract: 一种半导体元件结构包括：源极/漏极特征，包含第一表面、与第一表面相对的第二表面、及将第一表面连接到第二表面的侧壁；介电层，与源极/漏极特征的第二表面接触；半导体层，具有第一表面、与第一表面相对的第二表面、及将第一表面连接到第二表面的侧壁，其中半导体层的侧壁与源极/漏极特征的侧壁接触，并且半导体层的第二表面与源极/漏极特征的第二表面共面；以及栅极结构，具有与半导体层的第一表面接触的表面。

公开(公告)号：CN111128891A

公开(公告)日：2020-05-08

申请号：CN201911044191.0

申请日：2019-10-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邱士权 ,  张家豪 ,  游家权 ,  林天禄 ,  林佑明 ,  王志豪

IPC: H01L21/8238 ,  H01L27/092

Abstract: 一种半导体装置的制造方法，此方法包含在鳍上外延成长源极/漏极部件，在外延源极/漏极部件上方形成硅化物层，在硅化物层上形成晶种金属层，使用由下而上成长方法在晶种金属层上方形成接触金属层，以及在接触金属层上方沉积填充金属层。

公开(公告)号：CN112530862A

公开(公告)日：2021-03-19

申请号：CN202010980084.5

申请日：2020-09-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谌俊元 ,  邱士权 ,  游家权 ,  张家豪 ,  林天禄 ,  林佑明

IPC: H01L21/768 ,  H01L23/532

Abstract: 一种半导体装置的形成方法，该方法包含形成第一导电部件于基板上。形成接触第一导电部件的导孔。导孔包含导电材料。对导孔的顶表面执行化学机械研磨(CMP)工艺。沉积层间介电(ILD)层于导孔上。形成沟槽于层间介电层中，以暴露导孔。以接触导孔的第二导电部件填充沟槽。第二导电部件包含与导电材料相同的材料。

公开(公告)号：CN115207084A

公开(公告)日：2022-10-18

申请号：CN202210685849.1

申请日：2022-06-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邱士权 ,  张罗衡 ,  苏焕杰 ,  庄正吉 ,  范韵如 ,  王志豪

IPC: H01L29/06 ,  H01L29/417 ,  H01L21/336 ,  H01L29/78

Abstract: 半导体器件包括衬底、栅极结构、源极/漏极区域、第一硅化物层、第二硅化物层和接触件。栅极结构包裹至少一个纳米结构沟道垂直堆叠件。源极/漏极区域邻接栅极结构。第一硅化物层包括位于源极/漏极区域上的第一金属组分。第二硅化物层包括与第一金属组分不同的第二金属组分，并且位于第一硅化物层上。接触件位于第二硅化物层上。本申请的实施例还涉及形成半导体器件的方法。

公开(公告)号：CN114975268A

公开(公告)日：2022-08-30

申请号：CN202210302849.9

申请日：2022-03-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邱士权 ,  苏焕杰 ,  庄正吉 ,  谌俊元 ,  游力蓁 ,  张家豪 ,  林佑明 ,  王志豪

IPC: H01L21/8234

Abstract: 提供了一种具有双侧源极/漏极(S/D)接触结构的半导体装置及其制造方法。此方法包括在基板上形成鳍状结构，在鳍状结构上形成超晶格结构，在超晶格结构内形成第一及第二源极/漏极区，在第一及第二源极/漏极区之间形成栅极结构，在第一及第二源极/漏极区的第一表面上形成第一及第二接触结构，在第一源极/漏极区的第二表面上形成具有功函数金属(work function metal,WFM)硅化层和双金属衬层的第三接触结构。第二表面相反于第一源极/漏极区的第一表面，相较于第一源极/漏极区的材料的价带能量，功函数金属硅化层的功函数值更接近该材料的导带能量。

公开(公告)号：CN113540081A

公开(公告)日：2021-10-22

申请号：CN202110631287.8

申请日：2021-06-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 苏焕杰 ,  游力蓁 ,  谌俊元 ,  邱士权 ,  庄正吉 ,  林佑明 ,  王志豪

IPC: H01L27/088 ,  H01L21/8234

Abstract: 根据本发明实施例，一种半导体结构包含于基板上的底部介电部件、直接位于底部介电部件上方的多个通道构件、环绕每个通道构件的栅极结构、沿着第一方向夹住底部介电部件两个第一外延部件、以及沿着第一方向夹住多个通道构件的两个第二外延部件。

公开(公告)号：CN113540031A

公开(公告)日：2021-10-22

申请号：CN202110551892.4

申请日：2021-05-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邱士权 ,  张家豪 ,  庄正吉 ,  王志豪 ,  林佑明

IPC: H01L23/528 ,  H01L21/768 ,  H01L29/78 ,  H01L21/336

Abstract: 本公开提供一种半导体装置结构。半导体装置结构包含凸出于半导体基板之上的鳍有源区域；设置于鳍有源区域上的栅极堆叠物，其中栅极堆叠物包含栅极电介质层以及栅极电极；形成于鳍有源区域上且栅极堆叠物插入于其间的源极/漏极(S/D)部件；以及电性连接至栅极电极以及S/D部件中的其一的导电部件。导电部件包含：第一金属的底部金属部件；于底部金属部件上方的第二金属的顶部金属部件，其中第二金属的组成不同于第一金属；围绕顶部金属部件以及底部金属部件两者的阻挡层；以及围绕顶部金属部件且使顶部金属部件与底部金属部件以及阻挡层分开的衬层。