-
公开(公告)号：CN112310217A
公开(公告)日：2021-02-02
申请号：CN202010252418.7
申请日：2020-04-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/417 , H01L21/336 , H01L27/092 , H01L21/8238
Abstract: 本公开涉及半导体器件和制造方法。提供了一种具有多个硅化物区域的半导体器件。在实施例中，在源极/漏极区域上沉积第一硅化物前体和第二硅化物前体。形成具有第一相的第一硅化物，并且第二硅化物前体不溶于第一硅化物的第一相内。第一硅化物的第一相被修改为第一硅化物的第二相，并且第二硅化物前体可溶于第一硅化物的第二相。利用第二硅化物前体和第一硅化物的第二相来形成第二硅化物。
-
公开(公告)号：CN110660726A
公开(公告)日：2020-01-07
申请号：CN201910243387.6
申请日：2019-03-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/522
Abstract: 本公开涉及半导体装置及其形成方法。在接触插塞的黏合层上使用氮等离子体处理，氮等离子体处理的结果为氮并入到黏合层中。当接触插塞沉积在开口中时，在接触插塞和黏合层之间形成金属氮化物中间层。在绝缘层中的开口上使用氮等离子体处理，氮等离子体处理的结果为氮并入到开口处的绝缘层中。当接触插塞沉积在开口中时，在接触插塞和绝缘层之间形成金属氮化物中间层。
-
公开(公告)号：CN110224018A
公开(公告)日：2019-09-10
申请号：CN201810488000.9
申请日：2018-05-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/08 , H01L29/417 , H01L29/78
Abstract: 公开一种半导体结构。在一实施例中，结构包括具有源极/漏极区的主动区于基板上；介电层，位于主动区上并具有对准源极/漏极区的侧壁的侧壁；以及导电结构，沿着介电层的侧壁至源极/漏极区。源极/漏极区具有侧壁与自源极/漏极区的侧壁横向延伸的横向表面，且源极/漏极区还包含自源极/漏极区的侧壁横向延伸至源极/漏极区中的氮化区。导电结构包含沿着源极/漏极区的横向表面并沿着源极/漏极区的侧壁的至少一部分的硅化物区。
-
公开(公告)号：CN112310217B
公开(公告)日：2024-12-13
申请号：CN202010252418.7
申请日：2020-04-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/417 , H01L21/336 , H01L27/092 , H01L21/8238
Abstract: 本公开涉及半导体器件和制造方法。提供了一种具有多个硅化物区域的半导体器件。在实施例中，在源极/漏极区域上沉积第一硅化物前体和第二硅化物前体。形成具有第一相的第一硅化物，并且第二硅化物前体不溶于第一硅化物的第一相内。第一硅化物的第一相被修改为第一硅化物的第二相，并且第二硅化物前体可溶于第一硅化物的第二相。利用第二硅化物前体和第一硅化物的第二相来形成第二硅化物。
-
公开(公告)号：CN118712134A
公开(公告)日：2024-09-27
申请号：CN202410739897.3
申请日：2024-06-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 本文公开了用于堆叠器件结构的具有高热稳定性的器件层级互连件。示例性堆叠半导体结构包括：上部源极/漏极接触件，设置在上部外延源极/漏极上；下部源极/漏极接触件，设置在下部外延源极/漏极上；以及源极/漏极通孔，连接至上部源极/漏极接触件和下部源极/漏极接触件。源极/漏极通孔设置在上部源极/漏极接触件上，源极/漏极通孔在上部源极/漏极接触件下方延伸，并且源极/漏极通孔包括钌和铝。在一些实施例中，源极/漏极通孔包括由铝衬垫包裹的钌插塞。在一些实施例中，源极/漏极通孔包括铝化钌插塞。在一些实施例中，源极/漏极通孔包括由铝化钌衬垫包裹的钌插塞。在一些实施例中，源极/漏极通孔在下部外延源极/漏极的顶部下方延伸。本申请的实施例还涉及半导体器件、半导体结构及其形成方法。
-
Patent Agency Ranking
公开(公告)号：CN110660726B
公开(公告)日：2022-08-09
申请号：CN201910243387.6
申请日：2019-03-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/522
Abstract: 本公开涉及半导体装置及其形成方法。在接触插塞的黏合层上使用氮等离子体处理，氮等离子体处理的结果为氮并入到黏合层中。当接触插塞沉积在开口中时，在接触插塞和黏合层之间形成金属氮化物中间层。在绝缘层中的开口上使用氮等离子体处理，氮等离子体处理的结果为氮并入到开口处的绝缘层中。当接触插塞沉积在开口中时，在接触插塞和绝缘层之间形成金属氮化物中间层。
-
公开(公告)号：CN113889398A
公开(公告)日：2022-01-04
申请号：CN202110782523.6
申请日：2021-07-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/02
Abstract: 一种半导体装置的保护方法。氟化铵气体可用于在预清洁蚀刻制程期间形成用于半导体装置的一或多个层间介电层、一或多个绝缘盖、及/或一或多个源极/漏极区的保护层。可在预清洁蚀刻制程期间通过过量供应三氟化氮来形成保护层。三氟化氮的过量供应导致氟化铵的形成增加，上述氟化铵具有厚的保护层覆盖(多个)层间介电层、(多个)绝缘盖、及/或(多个)源极/漏极区。保护层在预清洁制程期间保护(多个)层间介电层、(多个)绝缘盖、及/或(多个)源极/漏极区不被在预清洁制程期间形成的氟离子所蚀刻。
-
公开(公告)号：CN112687688A
公开(公告)日：2021-04-20
申请号：CN202011111900.5
申请日：2020-10-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 本公开提供一种半导体装置。其包括鳍片、栅极堆叠、隔离区、外延源极/漏极区以及源极/漏极接触件，鳍片从半导体基板延伸；栅极堆叠位于鳍片的上方，并沿着鳍片的侧壁；隔离区围绕栅极堆叠；外延源极/漏极区位于鳍片之中，并邻近栅极堆叠；源极/漏极接触件，延伸穿过隔离区，源极/漏极接触件包括第一硅化物区、第二硅化物区以及导电材料。第一硅化物区位于外延源极/漏极区之中，第一硅化物区包括NiSi2；第二硅化物区位于第一硅化区之上，第二硅化区包括TiSix；导电材料位于第二硅化物区之上。
-
公开(公告)号：CN110223954A
公开(公告)日：2019-09-10
申请号：CN201810998352.9
申请日：2018-08-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L21/8234 , H01L23/528 , H01L27/088
Abstract: 本发明的实施例总体性地提供与包括阻挡层的导电部件相关的实例及其方法。在实施例中，在穿过介电层直至源极/漏极区的开口中沉积金属层。金属层沿着源极/漏极区并且沿着介电层的至少部分地限定开口的侧壁。氮化金属层包括实施包括至少一次方向依赖性的等离子体工艺的多次等离子体工艺。通过多次等离子体工艺使金属层的部分保持未被氮化。形成硅化物区，其包括使金属层的未氮化部分与源极/漏极区的部分反应。在位于金属层的氮化部分上的开口中设置导电材料。
-
公开(公告)号：CN220510044U
公开(公告)日：2024-02-20
申请号：CN202321545119.8
申请日：2023-06-16
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种半导体结构，本公开描述了一种设置于半导体基板中的内埋导电结构及其形成方法。结构包含外延区，设置于基板上且相邻于纳米结构栅极层及纳米结构通道层；第一硅化物层，设置于外延区的顶部之内；以及第一导电结构，设置于第一硅化物层的顶表面上。结构还包含第二硅化物层，设置于外延区的底部之内；以及第二导电结构，设置于第二硅化物层的底表面上且贯穿基板，其中第二导电结构包含第一金属层，与第二硅化物层接触；以及第二金属层，与第一金属层接触。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.032 seconds)
