公开(公告)号：CN100446011C

公开(公告)日：2008-12-24

申请号：CN200510115614.5

申请日：2005-11-07

Applicant: 株式会社东芝

Inventor： 羽多野正亮 ,  冈崎元哉 ,  和田纯一 ,  西冈岳 ,  金子尚史 ,  藤卷刚 ,  东和幸 ,  吉田健司 ,  松永范昭

IPC: G06F17/50 ,  H01L21/027 ,  G03F1/00 ,  G03F7/00

CPC classification number: G06F17/5068

Abstract: 一种图形生成方法，其特征在于，读出规定布线图形的布线布局的数据和规定能够与上述布线图形连接的孔图形的孔布局的数据；在同一布线层等级内提取与图形处理区域的上述布线图形连接的孔图形；提取包括上述孔图形的第1处理区域；计算上述第1处理区域包含的上述布线图形的第1图形覆盖率；以及根据上述第1图形覆盖率在上述第1处理区域生成第1追加图形。

公开(公告)号：CN1165991C

公开(公告)日：2004-09-08

申请号：CN00104393.5

申请日：2000-03-23

Applicant: 株式会社东芝

Inventor： 及川靖 ,  和田纯一 ,  坚田富夫

IPC: H01L23/52 ,  H01L21/768 ,  H01L21/283

CPC classification number: H01L21/76882 ,  H01L23/5226 ,  H01L23/53223 ,  H01L23/53233 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 不会增加电阻和降低抗EM能力及引起Al凝结的在高宽比高的连接孔内形成Al镶嵌布线的技术。通过形成覆盖连接孔及布线沟(凹部)的内表面的Nb衬膜6，利用溅射在Nb衬膜6上形成不填充凹部内部的第一Al膜7，使其表面吸附氧气8，边加热Si衬底1边在包含凹部的区域上形成第二Al膜而以第一及第二Al膜7填充凹部内部，最后利用CMP去除凹部外部剩余的第一及第二Al膜7。

公开(公告)号：CN100477158C

公开(公告)日：2009-04-08

申请号：CN200610073921.6

申请日：2006-01-23

Applicant: 株式会社东芝

Inventor： 坂田敦子 ,  和田纯一 ,  尾本诚一 ,  羽多野正亮 ,  山下创一 ,  东和幸 ,  中村直文 ,  山田雅基 ,  木下和哉 ,  坚田富夫 ,  莲沼正彦

IPC: H01L21/768 ,  H01L21/28 ,  H01L21/3205

CPC classification number: H01L21/31616 ,  C23C16/045 ,  C23C16/45536 ,  C23C16/482 ,  H01L21/02178 ,  H01L21/02186 ,  H01L21/02244 ,  H01L21/02255 ,  H01L21/28556 ,  H01L21/28562 ,  H01L21/67109 ,  H01L21/67748 ,  H01L21/6831 ,  H01L21/68742 ,  H01L21/68764 ,  H01L21/68771 ,  H01L21/76807 ,  H01L21/76814 ,  H01L21/76828 ,  H01L21/76831 ,  H01L21/76835 ,  H01L21/76843 ,  H01L21/76846 ,  H01L21/76855 ,  H01L21/76858 ,  H01L21/76864 ,  H01L21/76873 ,  H01L21/76874 ,  H01L23/5222 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 提供一种与布线材料的密接性良好且具有高阻挡性的金属膜的半导体器件及其制造方法。通过下述工序形成高密度的金属膜和金属氧化膜，其中包括：在第一基板温度，放出在表面形成有凹部的绝缘膜中和绝缘膜表面的氧化源的工序；在低于第一基板温度的第二基板温度下，在绝缘膜上形成金属膜的工序；在形成金属膜后，利用残留在绝缘膜中的氧化源，使金属膜的至少一部分氧化的工序。

公开(公告)号：CN101350340B

公开(公告)日：2013-09-18

申请号：CN200810125628.9

申请日：2006-01-23

Applicant: 株式会社东芝

Inventor： 坂田敦子 ,  和田纯一 ,  尾本诚一 ,  羽多野正亮 ,  山下创一 ,  东和幸 ,  中村直文 ,  山田雅基 ,  木下和哉 ,  坚田富夫 ,  莲沼正彦

IPC: H01L23/532 ,  H01L21/768 ,  H01L21/316 ,  H01L21/285

CPC classification number: H01L21/31616 ,  C23C16/045 ,  C23C16/45536 ,  C23C16/482 ,  H01L21/02178 ,  H01L21/02186 ,  H01L21/02244 ,  H01L21/02255 ,  H01L21/28556 ,  H01L21/28562 ,  H01L21/67109 ,  H01L21/67748 ,  H01L21/6831 ,  H01L21/68742 ,  H01L21/68764 ,  H01L21/68771 ,  H01L21/76807 ,  H01L21/76814 ,  H01L21/76828 ,  H01L21/76831 ,  H01L21/76835 ,  H01L21/76843 ,  H01L21/76846 ,  H01L21/76855 ,  H01L21/76858 ,  H01L21/76864 ,  H01L21/76873 ,  H01L21/76874 ,  H01L23/5222 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明的发明名称是半导体器件的制造方法以及半导体器件，本发明提供一种与布线材料的密接性良好且具有高阻挡性的金属膜的半导体器件的制造方法以及半导体器件。通过下述工序形成高密度的金属膜和金属氧化膜，其中包括：在第一基板温度，放出在表面形成有凹部的绝缘膜中和绝缘膜表面的氧化源的工序；在低于第一基板温度的第二基板温度下，在绝缘膜上形成金属膜的工序；在形成金属膜后，利用残留在绝缘膜中的氧化源，使金属膜的至少一部分氧化的工序。

公开(公告)号：CN101350340A

公开(公告)日：2009-01-21

申请号：CN200810125628.9

申请日：2006-01-23

Applicant: 株式会社东芝

Inventor： 坂田敦子 ,  和田纯一 ,  尾本诚一 ,  羽多野正亮 ,  山下创一 ,  东和幸 ,  中村直文 ,  山田雅基 ,  木下和哉 ,  坚田富夫 ,  莲沼正彦

IPC: H01L23/532 ,  H01L21/768 ,  H01L21/316 ,  H01L21/285

CPC classification number: H01L21/31616 ,  C23C16/045 ,  C23C16/45536 ,  C23C16/482 ,  H01L21/02178 ,  H01L21/02186 ,  H01L21/02244 ,  H01L21/02255 ,  H01L21/28556 ,  H01L21/28562 ,  H01L21/67109 ,  H01L21/67748 ,  H01L21/6831 ,  H01L21/68742 ,  H01L21/68764 ,  H01L21/68771 ,  H01L21/76807 ,  H01L21/76814 ,  H01L21/76828 ,  H01L21/76831 ,  H01L21/76835 ,  H01L21/76843 ,  H01L21/76846 ,  H01L21/76855 ,  H01L21/76858 ,  H01L21/76864 ,  H01L21/76873 ,  H01L21/76874 ,  H01L23/5222 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明的发明名称是半导体器件的制造方法以及半导体器件，本发明提供一种与布线材料的密接性良好且具有高阻挡性的金属膜的半导体器件的制造方法以及半导体器件。通过下述工序形成高密度的金属膜和金属氧化膜，其中包括：在第一基板温度，放出在表面形成有凹部的绝缘膜中和绝缘膜表面的氧化源的工序；在低于第一基板温度的第二基板温度下，在绝缘膜上形成金属膜的工序；在形成金属膜后，利用残留在绝缘膜中的氧化源，使金属膜的至少一部分氧化的工序。

公开(公告)号：CN1848407A

公开(公告)日：2006-10-18

申请号：CN200610073921.6

申请日：2006-01-23

Applicant: 株式会社东芝

Inventor： 坂田敦子 ,  和田纯一 ,  尾本诚一 ,  羽多野正亮 ,  山下创一 ,  东和幸 ,  中村直文 ,  山田雅基 ,  木下和哉 ,  坚田富夫 ,  莲沼正彦

IPC: H01L21/768 ,  H01L21/28 ,  H01L21/3205

CPC classification number: H01L21/31616 ,  C23C16/045 ,  C23C16/45536 ,  C23C16/482 ,  H01L21/02178 ,  H01L21/02186 ,  H01L21/02244 ,  H01L21/02255 ,  H01L21/28556 ,  H01L21/28562 ,  H01L21/67109 ,  H01L21/67748 ,  H01L21/6831 ,  H01L21/68742 ,  H01L21/68764 ,  H01L21/68771 ,  H01L21/76807 ,  H01L21/76814 ,  H01L21/76828 ,  H01L21/76831 ,  H01L21/76835 ,  H01L21/76843 ,  H01L21/76846 ,  H01L21/76855 ,  H01L21/76858 ,  H01L21/76864 ,  H01L21/76873 ,  H01L21/76874 ,  H01L23/5222 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 提供一种与布线材料的密接性良好且具有高阻挡性的金属膜的半导体器件及其制造方法。通过下述工序形成高密度的金属膜和金属氧化膜，其中包括：在第一基板温度，放出在表面形成有凹部的绝缘膜中和绝缘膜表面的氧化源的工序；在低于第一基板温度的第二基板温度下，在绝缘膜上形成金属膜的工序；在形成金属膜后，利用残留在绝缘膜中的氧化源，使金属膜的至少一部分氧化的工序。

公开(公告)号：CN1790352A

公开(公告)日：2006-06-21

申请号：CN200510115614.5

申请日：2005-11-07

Applicant: 株式会社东芝

Inventor： 羽多野正亮 ,  冈崎元哉 ,  和田纯一 ,  西冈岳 ,  金子尚史 ,  藤卷刚 ,  东和幸 ,  吉田健司 ,  松永范昭

IPC: G06F17/50 ,  H01L21/027 ,  G03F1/00 ,  G03F7/00

CPC classification number: G06F17/5068

Abstract: 一种图形生成方法，其特征在于，读出规定布线图形的布线布局的数据和规定能够与上述布线图形连接的孔图形的孔布局的数据；在同一布线层等级内提取与图形处理区域的上述布线图形连接的孔图形；提取包括上述孔图形的第1处理区域；计算上述第1处理区域包含的上述布线图形的第1图形覆盖率；以及根据上述第1图形覆盖率在上述第1处理区域生成第1追加图形。

公开(公告)号：CN1197125C

公开(公告)日：2005-04-13

申请号：CN01125952.3

申请日：2001-07-10

Applicant: 株式会社东芝

Inventor： 坚田富夫 ,  和田纯一

IPC: H01L21/02 ,  H01L21/68 ,  B25B11/00 ,  H02N13/00

CPC classification number: H01L21/67103 ,  H01L21/6831

Abstract: 一种半导体装置的制造方法，在放置在半导体制造装置的静电吸盘热板(10)上吸持晶片(3)时，从晶片的中央部向外周依次施加吸盘力。从中央部(4)向外周方向将静电吸盘电极(2)至少分割成2部分，并从中央的内周部(4)向外周部(5)依次施加吸盘电力。首先从晶片施加吸盘力并升温，这时晶片外周部由于吸盘力弱而顺利产生热膨胀，应力保持在低状态，能防止晶片破损。事前感知晶片的背面状态，所以能选择预先决定的升压、除电参数。

公开(公告)号：CN1335640A

公开(公告)日：2002-02-13

申请号：CN01125952.3

申请日：2001-07-10

Applicant: 株式会社东芝

Inventor： 坚田富夫 ,  和田纯一

IPC: H01L21/02 ,  H01L21/68 ,  B25B11/00

CPC classification number: H01L21/67103 ,  H01L21/6831

Abstract: 一种半导体装置的制造方法,在放置在半导体制造装置的静电吸盘热板10上吸持晶片3时,从晶片的中央部向外周依次施加吸盘力。从中央部4向外周方向将静电吸盘电极2至少分割成2部分,并从中央的内周部4向外周部5依次施加吸盘电力。首先从晶片施加吸盘力并升温,这时晶片外周部由于吸盘力弱而顺利产生热膨胀,应力保持在低状态,能防止晶片破损。事前感知晶片的背面状态,所以能选择预先决定的升压、除电参数。

公开(公告)号：CN1267912A

公开(公告)日：2000-09-27

申请号：CN00104393.5

申请日：2000-03-23

Applicant: 株式会社东芝

Inventor： 及川靖 ,  和田纯一 ,  坚田富夫

IPC: H01L23/52 ,  H01L21/768 ,  H01L21/283

CPC classification number: H01L21/76882 ,  H01L23/5226 ,  H01L23/53223 ,  H01L23/53233 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 不会增加电阻和降低抗EM能力及引起Al凝结的在高宽比高的连接孔内形成Al镶嵌布线的技术。通过形成覆盖连接孔及布线沟(凹部)的内表面的Nb衬膜6,利用溅射在Nb衬膜6上形成不填充凹部内部的第一Al膜7,使其表面吸附氧气8,边加热Si衬底1边在包含凹部的区域上形成第二Al膜而以第一及第二Al膜7填充凹部内部,最后利用CMP去除凹部外部剩余的第一及第二Al膜7。