公开(公告)号：CN1670953A

公开(公告)日：2005-09-21

申请号：CN200510005674.1

申请日：2005-01-17

Applicant: 株式会社东芝

Inventor： 中村直文 ,  松永范昭 ,  伊藤祥代 ,  莲沼正彦 ,  西冈岳

IPC: H01L23/52 ,  H01L27/10 ,  H01L21/00

CPC classification number: H01L23/564 ,  H01L23/522 ,  H01L23/585 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体装置包括设置在半导体基片上的第一绝缘层。第一绝缘层包括基本由具有相对介电常数小于3的材料构成的一薄层。第一绝缘层包括由孔塞和导线构成的第一整体的结构。导线的上表面与第一绝缘层的上表面齐平，而孔塞的下表面则与第一绝缘层的下表面齐平。区域保护部件由孔塞和导线构成的第二整体的结构形成。第二整体结构从第一绝缘层的上表面延伸到第一绝缘层的下表面。区域保护部件包围着在水平平面上的边界区分隔的第一到第n区(n是自然数2或更大)中一个区。

公开(公告)号：CN1790352A

公开(公告)日：2006-06-21

申请号：CN200510115614.5

申请日：2005-11-07

Applicant: 株式会社东芝

Inventor： 羽多野正亮 ,  冈崎元哉 ,  和田纯一 ,  西冈岳 ,  金子尚史 ,  藤卷刚 ,  东和幸 ,  吉田健司 ,  松永范昭

IPC: G06F17/50 ,  H01L21/027 ,  G03F1/00 ,  G03F7/00

CPC classification number: G06F17/5068

Abstract: 一种图形生成方法，其特征在于，读出规定布线图形的布线布局的数据和规定能够与上述布线图形连接的孔图形的孔布局的数据；在同一布线层等级内提取与图形处理区域的上述布线图形连接的孔图形；提取包括上述孔图形的第1处理区域；计算上述第1处理区域包含的上述布线图形的第1图形覆盖率；以及根据上述第1图形覆盖率在上述第1处理区域生成第1追加图形。

公开(公告)号：CN1184687C

公开(公告)日：2005-01-12

申请号：CN01143944.0

申请日：2001-12-27

Applicant: 株式会社东芝

Inventor： 下冈义明 ,  松永范昭

IPC: H01L23/532 ,  H01L21/768 ,  H01L21/28

CPC classification number: H01L23/5226 ,  H01L21/02126 ,  H01L21/02282 ,  H01L21/02304 ,  H01L21/02307 ,  H01L21/76814 ,  H01L21/76826 ,  H01L21/76828 ,  H01L21/7684 ,  H01L21/76873 ,  H01L21/76877 ,  H01L21/76883 ,  H01L23/53228 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体器件，包括：铜基布线层，其含有铜基金属作为主要组分，且形成在半导体衬底的表面上；以及绝缘层，其形成为包围上述铜基布线层，其中上述Cu基金属含有10-3-1原子%的硫。

公开(公告)号：CN1362740A

公开(公告)日：2002-08-07

申请号：CN01143944.0

申请日：2001-12-27

Applicant: 株式会社东芝

Inventor： 下冈义明 ,  松永范昭

IPC: H01L23/532 ,  H01L21/768 ,  H01L21/28

CPC classification number: H01L23/5226 ,  H01L21/02126 ,  H01L21/02282 ,  H01L21/02304 ,  H01L21/02307 ,  H01L21/76814 ,  H01L21/76826 ,  H01L21/76828 ,  H01L21/7684 ,  H01L21/76873 ,  H01L21/76877 ,  H01L21/76883 ,  H01L23/53228 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体器件,包括:铜基布线层,其含有铜基金属作为主要组分,且形成在半导体衬底的表面上;以及绝缘层,其形成为包围上述铜基布线层,其中上述Cu基金属含有10－3－1原子%的硫。

公开(公告)号：CN1267992C

公开(公告)日：2006-08-02

申请号：CN02148215.2

申请日：2002-09-27

Applicant: 株式会社东芝

Inventor： 松永范昭 ,  下冈义明 ,  东和幸 ,  柴田英毅

IPC: H01L23/522 ,  H01L21/768

CPC classification number: H01L24/05 ,  H01L23/5222 ,  H01L23/5329 ,  H01L24/03 ,  H01L2224/05556 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01007 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01039 ,  H01L2924/0105 ,  H01L2924/01072 ,  H01L2924/01073 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/05042 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/30105 ,  H01L2924/00

Abstract: 本发明揭示一种多层布线结构的半导体器件，该半导体器件包括：设置在形成电容绝缘膜的第一区域上的第一绝缘膜；设置在所述第一区域以外的第二区域上的第二绝缘膜；与所述第二绝缘膜相比，所述第一绝缘膜加热时氢气释放量较少。该半导体器件能防止从绝缘膜排出的氢气引起强介电体存储器和金属-绝缘体-金属电容绝缘膜性能恶化。

公开(公告)号：CN1716590A

公开(公告)日：2006-01-04

申请号：CN200510078700.3

申请日：2005-06-28

Applicant: 株式会社东芝

Inventor： 东和幸 ,  松永范昭

IPC: H01L23/52 ,  H01L27/00 ,  H01L21/768 ,  H01L21/02

CPC classification number: H01L21/76877 ,  H01L21/2885 ,  H01L21/7684 ,  H01L23/53238 ,  H01L23/585 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 与本发明的例子有关的半导体器件包括：多个芯片区域11，形成具有采用金属布线的多层布线构造的半导体集成电路，成为分别独立的芯片；多个芯片圈，具有采用金属布线的多层布线构造，分别包围多个芯片区域，其中，多个芯片圈12相互间电连接在一起。

公开(公告)号：CN100446011C

公开(公告)日：2008-12-24

申请号：CN200510115614.5

申请日：2005-11-07

Applicant: 株式会社东芝

Inventor： 羽多野正亮 ,  冈崎元哉 ,  和田纯一 ,  西冈岳 ,  金子尚史 ,  藤卷刚 ,  东和幸 ,  吉田健司 ,  松永范昭

IPC: G06F17/50 ,  H01L21/027 ,  G03F1/00 ,  G03F7/00

CPC classification number: G06F17/5068

Abstract: 一种图形生成方法，其特征在于，读出规定布线图形的布线布局的数据和规定能够与上述布线图形连接的孔图形的孔布局的数据；在同一布线层等级内提取与图形处理区域的上述布线图形连接的孔图形；提取包括上述孔图形的第1处理区域；计算上述第1处理区域包含的上述布线图形的第1图形覆盖率；以及根据上述第1图形覆盖率在上述第1处理区域生成第1追加图形。

公开(公告)号：CN100440502C

公开(公告)日：2008-12-03

申请号：CN200510005674.1

申请日：2005-01-17

Applicant: 株式会社东芝

Inventor： 中村直文 ,  松永范昭 ,  伊藤祥代 ,  莲沼正彦 ,  西冈岳

IPC: H01L23/52 ,  H01L27/10 ,  H01L21/00

CPC classification number: H01L23/564 ,  H01L23/522 ,  H01L23/585 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体装置包括设置在半导体基片上的第一绝缘层。第一绝缘层包括基本由具有相对介电常数小于3的材料构成的一薄层。第一绝缘层包括由孔塞和导线构成的第一整体的结构。导线的上表面与第一绝缘层的上表面齐平，而孔塞的下表面则与第一绝缘层的下表面齐平。区域保护部件由孔塞和导线构成的第二整体的结构形成。第二整体结构从第一绝缘层的上表面延伸到第一绝缘层的下表面。区域保护部件包围着在水平平面上的边界区分隔的第一到第n区(n是自然数2或更大)中一个区。

公开(公告)号：CN100399561C

公开(公告)日：2008-07-02

申请号：CN200510078700.3

申请日：2005-06-28

Applicant: 株式会社东芝

Inventor： 东和幸 ,  松永范昭

IPC: H01L23/52 ,  H01L27/00 ,  H01L21/768 ,  H01L21/02

CPC classification number: H01L21/76877 ,  H01L21/2885 ,  H01L21/7684 ,  H01L23/53238 ,  H01L23/585 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 与本发明的例子有关的半导体器件包括：多个芯片区域11，形成具有采用金属布线的多层布线构造的半导体集成电路，成为分别独立的芯片；多个芯片圈，具有采用金属布线的多层布线构造，分别包围多个芯片区域，其中，多个芯片圈12相互间电连接在一起。

公开(公告)号：CN1424758A

公开(公告)日：2003-06-18

申请号：CN02154573.1

申请日：2002-12-06

Applicant: 株式会社东芝

Inventor： 下冈义明 ,  松永范昭 ,  柴田英毅

IPC: H01L23/522 ,  H01L27/00 ,  H01L21/768

CPC classification number: H01P3/088 ,  H01L23/5222 ,  H01L23/528 ,  H01L2223/6627 ,  H01L2223/6638 ,  H01L2924/0002 ,  H01L2924/1903 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 本发明涉及半导体装置及其制造方法，根据本发明，备有在半导体基片10上形成的通过所要频率f0的信号的信号线17，和通过相位与上述信号相反的信号或与接地电源连接的差动信号线13，信号线和差动信号线是大致平行那样地通过绝缘层15层积的，令不存在差动信号线时的信号线的每单位长度的电阻成分，电感成分，电容成分分别为R，L，C时，信号线的实际布线长l比从上述公式求得的布线长l0长。