公开(公告)号：CN104465740A

公开(公告)日：2015-03-25

申请号：CN201410052440.1

申请日：2014-02-17

Applicant: 株式会社东芝

Inventor： 大野哲也 ,  齐藤泰伸 ,  藤本英俊 ,  吉冈启 ,  内原士 ,  仲敏行 ,  安本恭章 ,  梁濑直子 ,  增子真吾 ,  小野祐

IPC: H01L29/778 ,  H01L29/06

CPC classification number: H01L29/7786 ,  H01L29/0646 ,  H01L29/0649 ,  H01L29/0657 ,  H01L29/2003 ,  H01L29/66462 ,  H01L29/7787

Abstract: 本发明提供一种对由反转层、积累层、转移等引起的泄漏电流的流动进行抑制而能够实现耐压的提高的半导体装置。根据一实施方式，半导体装置具备半导体基板和在上述半导体基板上形成的第一膜。进而上述装置具备在上述第一膜上形成的第一导电型或本征型的第一半导体层、在上述第一半导体层上形成的上述第一导电型或本征型的第二半导体层。进而上述装置具备具有与上述第一半导体层相接的第一上部、与上述第一膜相接的第二上部、位于上述第一上部与上述第二上部之间的第一侧部、以及位于上述第二上部与上述半导体基板的下部之间的第二侧部的第二导电型在内的第三半导体层。

公开(公告)号：CN106505034A

公开(公告)日：2017-03-15

申请号：CN201610031799.X

申请日：2016-01-18

Applicant: 株式会社东芝

Inventor： 增子真吾

IPC: H01L21/78

CPC classification number: H01L21/78 ,  H01L21/6835 ,  H01L21/6836 ,  H01L29/2003 ,  H01L29/66462 ,  H01L29/778 ,  H01L2221/68327 ,  H01L2221/6834

Abstract: 实施方式的半导体装置的制造方法是在包含第1面与第2面的衬底的第1面上所设置的氮化物半导体层，以衬底露出的方式通过蚀刻而局部形成第1沟槽，在第1沟槽内露出的衬底，以保留衬底的一部分的方式形成第2沟槽，对衬底以第2沟槽不从第2面侧露出的方式进行去除，从而使衬底变薄，在衬底的第2面侧形成金属膜，将形成有第2沟槽的部位的金属膜去除，在形成有第2沟槽的部位的衬底，以第2沟槽从第2面侧露出的方式形成第3沟槽。

公开(公告)号：CN107833917A

公开(公告)日：2018-03-23

申请号：CN201710377221.4

申请日：2017-05-25

Applicant: 株式会社东芝

Inventor： 增子真吾 ,  高田贤治 ,  藤村一夫

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/02

Abstract: 本发明涉及一种半导体装置及其制造方法。本发明的实施方式提供一种容易提高设在衬底背面的金属相关的可靠性的半导体装置。实施方式的半导体装置包括：半导体元件；衬底，具有设有半导体元件的第1面、及位于第1面的相反侧的第2面；金属组分，设在第2面；及金属镀覆部，隔着金属组分而局部地设在第2面。设有金属镀覆部的第1区域与未设置金属镀覆部的第2区域交替排列在第2面的端部。

公开(公告)号：CN105990136A

公开(公告)日：2016-10-05

申请号：CN201510088713.2

申请日：2015-02-26

Applicant: 株式会社东芝

Inventor： 增子真吾

IPC: H01L21/335 ,  H01L21/304

CPC classification number: H01L21/8252 ,  H01L21/304 ,  H01L21/30604 ,  H01L21/30612 ,  H01L21/30625 ,  H01L21/3065 ,  H01L21/768 ,  H01L21/78 ,  H01L29/2003 ,  H01L29/7783 ,  H01L29/66431

Abstract: 本发明的实施方式提供一种抑制半导体衬底的翘曲的半导体装置的制造方法。本发明的实施方式的半导体装置的制造方法为：对具备第1面与第2面的半导体衬底及设置在所述半导体衬底的所述第1面上的含氮化镓层，且厚度为d1的所述半导体衬底的所述第2面进行研削，其后以所述研削时的削去量的1/2～1/50的量对所述第2面进行研磨，其后以所述研削时的削去量的1/200～1/5000的量对所述第2面进行蚀刻，而使所述半导体衬底的厚度成为所述d1的5分之1以下。

公开(公告)号：CN104917483A

公开(公告)日：2015-09-16

申请号：CN201410275588.1

申请日：2014-06-19

Applicant: 株式会社东芝

Inventor： 安本恭章 ,  梁濑直子 ,  阿部和秀 ,  内原士 ,  齐藤泰伸 ,  仲敏行 ,  吉冈启 ,  小野祐 ,  大野哲也 ,  藤本英俊 ,  增子真吾 ,  古川大 ,  八木恭成 ,  汤元美树 ,  饭田敦子 ,  村上友佳子 ,  铃木良和

IPC: H03H9/15 ,  H03H9/02

CPC classification number: H01L28/20 ,  H01L27/0605 ,  H01L27/0617 ,  H01L27/0629 ,  H01L27/092 ,  H01L27/20 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/66522 ,  H01L29/7786 ,  H01L29/78 ,  H03H9/02566

Abstract: 本发明提供一种具备使用了GaN类半导体的谐振子的半导体装置。实施方式的半导体装置具备GaN类半导体层、以GaN类半导体层的一部分为压电层进行谐振的谐振子、以及以GaN类半导体层的一部分为沟道层的晶体管。

公开(公告)号：CN110197815A

公开(公告)日：2019-09-03

申请号：CN201810182302.3

申请日：2018-03-06

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 增子真吾 ,  藤村一夫 ,  高田贤治 ,  水岛一郎

IPC: H01L21/78

Abstract: 本发明的实施方式提供一种通过使侧面具有曲率而提高可靠性的半导体装置以及切割方法。实施方式的半导体装置具有至少一对侧面从上方朝向下方扩宽的弯曲形状，其具备硅基板、半导体层、以及下层。半导体层形成于上述硅基板的上表面。下层形成于上述硅基板的下表面，其侧面与上述硅基板的侧面连接。

公开(公告)号：CN104916678A

公开(公告)日：2015-09-16

申请号：CN201410305208.4

申请日：2014-06-30

Applicant: 株式会社东芝

Inventor： 安本恭章 ,  梁濑直子 ,  阿部和秀 ,  内原士 ,  齐藤泰伸 ,  仲敏行 ,  吉冈启 ,  小野祐 ,  大野哲也 ,  藤本英俊 ,  增子真吾 ,  古川大 ,  八木恭成 ,  汤元美树 ,  饭田敦子 ,  村上友佳子 ,  罇贵子

IPC: H01L29/778 ,  H01L29/06

CPC classification number: H01L29/408 ,  H01L29/2003 ,  H01L29/423 ,  H01L29/7786

Abstract: 本发明提供抑制电气特性的变动的半导体装置。实施方式的半导体装置具备：GaN系半导体层；设置在GaN系半导体层上的源极；设置在GaN系半导体层上的漏极；在源极与漏极之间的、设置在GaN系半导体层上的栅极；以及在栅极与漏极之间与GaN系半导体层接触地设置的第1导电层。

公开(公告)号：CN110197815B

公开(公告)日：2023-08-22

申请号：CN201810182302.3

申请日：2018-03-06

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 增子真吾 ,  藤村一夫 ,  高田贤治 ,  水岛一郎

IPC: H01L21/78

Abstract: 本发明的实施方式提供一种通过使侧面具有曲率而提高可靠性的半导体装置以及切割方法。实施方式的半导体装置具有至少一对侧面从上方朝向下方扩宽的弯曲形状，其具备硅基板、半导体层、以及下层。半导体层形成于上述硅基板的上表面。下层形成于上述硅基板的下表面，其侧面与上述硅基板的侧面连接。

公开(公告)号：CN105826252A

公开(公告)日：2016-08-03

申请号：CN201510553389.7

申请日：2015-09-02

Applicant: 株式会社东芝

Inventor： 增子真吾 ,  高田贤治 ,  鬼泽岳 ,  矶部康裕 ,  大麻浩平

IPC: H01L21/78 ,  H01L21/31

CPC classification number: H01L23/562 ,  H01L21/78 ,  H01L23/3157 ,  H01L29/2003 ,  H01L29/7783 ,  H01L2924/0002 ,  H01L2924/00 ,  H01L21/31

Abstract: 本发明的实施形态提供一种能够抑制不良的发生的半导体装置及其制造方法。实施形态的半导体装置(10)包含：衬底(30)；氮化物半导体层(31)，其设置在衬底(30)上；以及保护层(51)，其覆盖氮化物半导体层(31)的侧面，且包含碳。

公开(公告)号：CN104916692A

公开(公告)日：2015-09-16

申请号：CN201410397429.9

申请日：2014-08-13

Applicant: 株式会社东芝

Inventor： 增子真吾 ,  安本恭章 ,  梁濑直子 ,  汤元美树 ,  三村正人 ,  齐藤泰伸 ,  吉冈启 ,  藤本英俊 ,  内原士 ,  大野哲也 ,  仲敏行 ,  小野祐

IPC: H01L29/78 ,  H01L23/48 ,  H01L23/488 ,  H01L23/367 ,  H01L21/60

CPC classification number: H01L29/2003 ,  H01L21/30612 ,  H01L21/6836 ,  H01L21/78 ,  H01L23/3677 ,  H01L23/49827 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/73 ,  H01L29/4175 ,  H01L29/452 ,  H01L29/66462 ,  H01L29/7786 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2224/0401 ,  H01L2224/04026 ,  H01L2224/05155 ,  H01L2224/05644 ,  H01L2224/1146 ,  H01L2224/13013 ,  H01L2224/13015 ,  H01L2224/13111 ,  H01L2224/14051 ,  H01L2224/14515 ,  H01L2224/16013 ,  H01L2224/16227 ,  H01L2224/16235 ,  H01L2224/29013 ,  H01L2224/29111 ,  H01L2224/32013 ,  H01L2224/32227 ,  H01L2224/32235 ,  H01L2224/73103 ,  H01L2224/81444 ,  H01L2224/83444 ,  H01L2924/01047 ,  H01L2924/01029 ,  H01L2924/00014 ,  H01L2924/00012

Abstract: 本发明提供一种能够实现电极的连接部分的电传导性或热传导性的提高的半导体装置及其制造方法。根据一实施方式，半导体装置具备半导体芯片，该半导体芯片具有氮化物半导体层、以及设置于上述氮化物半导体层的控制电极、第一主电极和第二主电极。进而，上述装置具备支撑体，该支撑体具有基板、以及设置于上述基板的控制端子、第一主端子和第二主端子。进而，上述半导体芯片的上述控制电极、上述第一主电极以及上述第二主电极与上述支撑体相对置地设置于上述支撑体。进而，上述半导体芯片的上述控制电极、上述第一主电极以及上述第二主电极分别与上述支撑体的上述控制端子、上述第一主端子以及上述第二主端子电连接。