公开(公告)号：CN114203811B

公开(公告)日：2025-02-07

申请号：CN202110207897.5

申请日：2021-02-24

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 诹访刚史 ,  末代知子 ,  岩鍜治阳子 ,  系数裕子 ,  罇贵子

IPC: H10D12/00 ,  H10D62/10 ,  H10D62/13 ,  H10D64/00

Abstract: 实施方式涉及半导体装置及其控制方法。半导体装置具备第一导电型的第一半导体层、设置在第一半导体层上的第二导电型的第二半导体层、选择性地设置在第二半导体层上的第一导电型的第三半导体层、选择性地设置在第二半导体层上并与第三半导体层并排的第二导电型的第四半导体层及第二导电型的第五半导体层。第一半导体层位于第二半导体层与第五半导体层之间。第四半导体层在与第二半导体层的上表面平行的平面内，第四半导体层的面积具有比第三半导体层的面积大的面积。半导体装置还具备：控制电极，设置在从第三半导体层的上表面至第一半导体层中的深度的沟道的内部；第一电极，与第三半导体层电连接；及第二电极，与第四半导体层电连接。

公开(公告)号：CN114171590A

公开(公告)日：2022-03-11

申请号：CN202110835837.8

申请日：2021-07-23

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 岩鍜治阳子 ,  末代知子 ,  系数裕子 ,  河村圭子 ,  布施香织 ,  罇贵子

IPC: H01L29/739 ,  H01L29/06 ,  H01L21/331

Abstract: 实施方式提供能够减小开关损耗的半导体元件以及使用了该半导体元件的半导体装置。实施方式的半导体元件具备半导体部、设置在半导体部的表面上的第1电极、设置在半导体部的背面上的第2电极、在半导体部的背面上与第2电极分离设置的第3电极、以及设置在半导体部与第1电极之间的控制电极。半导体部包括第1导电型的第1层、第2导电型的第2层、第1导电型的第3层和第2导电型的第4层。第2层设置在第1层与第1电极之间，隔着第1绝缘膜与控制电极相对。第3层被选择性地设置在第2层与第1电极之间，与第1电极电连接。第4层设置在第2电极与第1层之间，与第2电极电连接。第1层在半导体部的背面与第3电极连接。

公开(公告)号：CN114203828A

公开(公告)日：2022-03-18

申请号：CN202110878861.X

申请日：2021-08-02

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 系数裕子 ,  末代知子 ,  岩鍜治阳子 ,  罇贵子 ,  河村圭子 ,  布施香织

IPC: H01L29/861 ,  H01L29/40

Abstract: 实施方式的半导体装置具备第一导电型的第一半导体层、第二导电型的第三半导体层、第一导电型的第二半导体层、多个电极以及第一绝缘膜。第二半导体层设置于第一半导体层上，包含比第一半导体层的第一导电型杂质低浓度的第一导电型杂质。第三半导体层设置于第二半导体层的上方，具有与第二半导体层相反侧的第一面。多个电极从第一面到第二半导体层中为止在多个沟槽的内部延伸。多个第一绝缘膜分别设置于多个电极与第二及第三半导体层之间。多个电极包括：第一电极组，在第一面上在第一方向上各隔开第一距离而排成一列；以及第二电极组，在第一方向上各隔开第一距离地排成一列，在第二方向上与第一电极组隔开第二距离。

公开(公告)号：CN105977293A

公开(公告)日：2016-09-28

申请号：CN201510556279.6

申请日：2015-09-02

Applicant: 株式会社东芝

Inventor： 古川千里 ,  小川雅章 ,  罇贵子 ,  西脇若菜

IPC: H01L29/778 ,  H01L29/06 ,  H01L29/66

CPC classification number: H01L29/32 ,  H01L21/02458 ,  H01L21/02502 ,  H01L21/0254 ,  H01L21/02647 ,  H01L29/0653 ,  H01L29/2003 ,  H01L29/402 ,  H01L29/41758 ,  H01L29/66462 ,  H01L29/7787 ,  H01L29/778 ,  H01L29/0684

Abstract: 本发明的实施方式提供一种缺陷产生受到抑制的半导体装置及其制造方法。实施方式的半导体装置具备：衬底；第一氮化物半导体层，其设置于所述衬底上；第二氮化物半导体层，其设置于所述第一氮化物半导体层上；第三氮化物半导体层，其设置于所述第二氮化物半导体层上；电极，其设置于所述第三氮化物半导体层上；及绝缘层，其设置于所述第一氮化物半导体层与所述第二氮化物半导体层之间，且选择性地设置于所述电极下。

公开(公告)号：CN1929302A

公开(公告)日：2007-03-14

申请号：CN200610115959.5

申请日：2006-08-21

Applicant: 株式会社东芝

Inventor： 罇贵子 ,  柴田浩延

IPC: H03H9/15 ,  H03H3/02 ,  H01L41/00 ,  H01L41/08

CPC classification number: H03H3/02 ,  H03H9/105 ,  H03H9/173 ,  H03H9/174 ,  H03H2003/021 ,  H03H2003/023

Abstract: 一种薄膜体声谐振器包括具有通孔的衬底，所述通孔通过在与所述衬底顶面相反的所述衬底底面上的开口被限定。所述开口的宽度大于在所述顶面处的宽度。底电极设置在所述通孔上方，并在所述顶面上方延伸。在所述底电极上设置压电膜。在所述压电膜上设置顶电极，以便面对所述底电极。从所述底面将密封板插入到所述通孔中，以便密封所述开口。

公开(公告)号：CN117747645A

公开(公告)日：2024-03-22

申请号：CN202211662572.7

申请日：2022-12-23

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 罇贵子 ,  岩鍜治阳子 ,  布施香织 ,  系数裕子 ,  河村圭子

IPC: H01L29/739 ,  H01L21/331 ,  H01L29/06

Abstract: 本发明的实施方式涉及半导体装置及其制造方法。一个实施方式的半导体装置具备：半导体基板；单元区域，设于半导体基板的第一面侧；以及终端区域，在半导体基板的第一面侧设于单元区域的外侧。终端区域包含将单元区域包围并含有第一导电型杂质的多个第一扩散层。在与第一面垂直的第一方向上的终端区域的剖面，多个第一扩散层中的至少一个第一扩散层具有：第一区域，在第一方向上从半导体基板的第一面向第二面延伸；以及第二区域，在与第一方向正交的第二方向上从第一区域延伸。第二区域所包含的第一导电型杂质的浓度比第一区域所包含的第一导电型杂质的浓度低。

公开(公告)号：CN115939221A

公开(公告)日：2023-04-07

申请号：CN202210049171.8

申请日：2022-01-17

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 布施香织 ,  河村圭子 ,  罇贵子 ,  末代知子 ,  岩鍜治阳子

IPC: H01L29/868 ,  H01L29/06

Abstract: 实施方式的半导体装置具备：第一电极；第一导电型的第一半导体层，设于第一电极之上；第二导电型的第二半导体层，设于第一半导体层之上；第二电极，设于第二半导体层之上；第一沟槽，从第二半导体层到达第一半导体层；第一半导体区域，在第二半导体层内，与第一沟槽相接地设置，第二导电型杂质浓度比第二半导体层的第二导电型杂质浓度高；以及第一绝缘膜，在第二半导体层内，与第一半导体区域相接地设置。

公开(公告)号：CN104916680A

公开(公告)日：2015-09-16

申请号：CN201410423137.8

申请日：2014-08-26

Applicant: 株式会社东芝

Inventor： 罇贵子

IPC: H01L29/778 ,  H01L21/335

CPC classification number: H01L29/0611 ,  H01L21/28575 ,  H01L29/2003 ,  H01L29/401 ,  H01L29/41725 ,  H01L29/452 ,  H01L29/7786

Abstract: 本发明提供一种高耐压的半导体装置。根据1个实施方式，半导体装置具备第一半导体层、第一电极和第二电极。上述第一电极设在上述第一半导体层之上。上述第二电极设在上述第一半导体层之上，在与从上述第一半导体层朝向上述第一电极的第一方向交叉的第二方向上与上述第一电极分离。上述第一电极包含第一电极层和第二电极层，该第一电极层包含第一金属，该第二电极层设在上述第一电极层与上述第一半导体层之间，并包含与上述第一金属相比熔点低的第二金属。上述第一电极层与上述第二电极之间的沿上述第二方向的第一距离比上述第二电极层与上述第二电极之间的沿上述第二方向的距离短。

公开(公告)号：CN104916666A

公开(公告)日：2015-09-16

申请号：CN201410424591.5

申请日：2014-08-26

Applicant: 株式会社东芝

Inventor： 罇贵子 ,  M·戈帕尔

IPC: H01L29/417 ,  H01L21/28 ,  H01L29/778 ,  H01L21/335

CPC classification number: H01L29/452 ,  H01L29/2003 ,  H01L29/41766 ,  H01L29/7786

Abstract: 一种半导体装置及其制造方法，该半导体装置包括第1半导体层和第1电极。上述第1半导体层包括含有第1金属的氮化物半导体。上述第1电极包括第1区域、第2区域及第3区域。上述第1区域含有上述第1金属与相对于上述第1半导体层具有还原性的第2金属的化合物、或上述第1金属与上述第2金属的合金。上述第2区域设置在上述第1半导体层与上述第1区域之间，含有上述第1金属及上述第2金属。上述第3区域含有上述第1金属与氮的化合物，设置在上述第1半导体层与上述第2区域之间。上述第1电极与上述第1半导体层接触地设置。

公开(公告)号：CN104518020A

公开(公告)日：2015-04-15

申请号：CN201410420992.3

申请日：2014-08-25

Applicant: 株式会社东芝

Inventor： 罇贵子

IPC: H01L29/778 ,  H01L21/335 ,  H01L29/49

CPC classification number: H01L23/60 ,  H01L24/05 ,  H01L29/2003 ,  H01L29/41758 ,  H01L29/42316 ,  H01L29/42376 ,  H01L29/66462 ,  H01L29/7786 ,  H01L2224/48091 ,  H01L2224/73265 ,  H01L2224/92247 ,  H01L2924/12032 ,  H01L2924/12042 ,  H01L2924/13091 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 本实施方式提供一种能够不妨碍元件动作且不伴随元件面积增大地提高ESD耐性的半导体元件。根据一个实施方式，提供具备第一半导体层、第二半导体层、第一电极、第二电极、控制电极、结合区部、绝缘层和导电体的半导体元件。上述第二半导体层设在上述第一半导体层之上。上述第一电极以及上述第二电极设在上述第二半导体层之上。上述控制电极设在上述第二半导体层之上。上述结合区部设在上述第二半导体层之上，并与上述控制电极电连接。上述绝缘层设在上述第二半导体层之上，具有开口部。上述导电体以将上述开口部的至少一部分覆盖的方式设在上述绝缘层上。