公开(公告)号：CN1479366A

公开(公告)日：2004-03-03

申请号：CN03106482.5

申请日：2003-02-27

Applicant: 富士通株式会社

Inventor： 彦坂幸信

IPC: H01L21/82 ,  H01L21/8242 ,  H01L27/10 ,  H01L27/04 ,  H01L27/108

CPC classification number: H01L27/11507 ,  G11C11/22 ,  G11C29/50 ,  G11C2029/5002 ,  H01L22/34 ,  H01L27/11502 ,  H01L28/55 ,  H01L28/57 ,  H01L28/65 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本申请公开了一种半导体存储器件的制造方法。该器件的半导体衬底上提供有电容器，电容器具有以下叠层结构：第一导电膜制成的下电极、电介质膜制成的电容器电介质膜以及第二导电膜制成的上电极。该方法包括以下步骤：形成绝缘膜，在绝缘膜上形成电容器，在绝缘膜上形成电介质监控器，电介质监控器具有与电容器相同的材料并具有相同的层结构，在形成电容器的步骤中间测量电介质监控器的特性，并根据电介质监控器特性的测量结果评估电容器。

公开(公告)号：CN1431713A

公开(公告)日：2003-07-23

申请号：CN02141582.X

申请日：2002-09-03

Applicant: 富士通株式会社

Inventor： 彦坂幸信 ,  伊藤昭男 ,  高井一章 ,  齐藤丈靖

IPC: H01L27/10 ,  H01L27/108 ,  H01L21/8239

CPC classification number: H01L27/11509 ,  H01L21/76828 ,  H01L21/76829 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76877 ,  H01L21/76895 ,  H01L27/105 ,  H01L27/11507 ,  H01L28/40

Abstract: 一种半导体器件，其中包括：构成形成于半导体基片中的晶体管的第一和第二杂质扩散区；形成在该半导体基片上的第一绝缘膜；形成在第一杂质扩散区之上的第二绝缘膜中的第一孔；形成在第一孔中并且由金属膜所制成第一导电插塞；形成在第二杂质扩散区之上的第一绝缘膜中的第二孔；第二导电插塞，其形成在第一孔中并且由与金属膜不同的难以氧化的导电材料所制成；以及电容器，其包括连接到第二导电插塞的上表面的下电极、由铁电材料和高电介质材料所形成的绝缘膜以及上电极。

公开(公告)号：CN1288742C

公开(公告)日：2006-12-06

申请号：CN03106482.5

申请日：2003-02-27

Applicant: 富士通株式会社

Inventor： 彦坂幸信

IPC: H01L21/82 ,  H01L21/8242 ,  H01L27/10 ,  H01L27/04 ,  H01L27/108

CPC classification number: H01L27/11507 ,  G11C11/22 ,  G11C29/50 ,  G11C2029/5002 ,  H01L22/34 ,  H01L27/11502 ,  H01L28/55 ,  H01L28/57 ,  H01L28/65 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本申请公开了一种半导体存储器件的制造方法。该器件的半导体衬底上提供有电容器，电容器具有以下叠层结构：第一导电膜制成的下电极、电介质膜制成的电容器电介质膜以及第二导电膜制成的上电极。该方法包括以下步骤：形成绝缘膜，在绝缘膜上形成电容器，在绝缘膜上形成电介质监控器，电介质监控器具有与电容器相同的材料并具有相同的层结构，在形成电容器的步骤中间测量电介质监控器的特性，并根据电介质监控器特性的测量结果评估电容器。

公开(公告)号：CN1808717A

公开(公告)日：2006-07-26

申请号：CN200510072992.X

申请日：2005-05-25

Applicant: 富士通株式会社

Inventor： 彦坂幸信 ,  藤木充司 ,  和泉宇俊 ,  佐次田直也 ,  土手晓

IPC: H01L27/105 ,  H01L21/82

CPC classification number: H01L27/11507 ,  H01L21/76816 ,  H01L21/76832 ,  H01L21/7687 ,  H01L27/11502 ,  H01L28/57

Abstract: 本发明提供一种半导体器件，包括：半导体衬底；MOS晶体管，形成在所述半导体衬底中，并具有绝缘栅以及所述绝缘栅两侧的源/漏区；铁电电容器，形成在所述半导体衬底上方，并具有下电极、铁电层及上电极；金属膜，形成在所述上电极上，并且其厚度为所述上电极厚度的一半或更薄；层间绝缘膜，埋置所述铁电电容器及所述金属膜；导电栓，形成为穿过所述层间绝缘膜、到达所述金属膜，并包括导电胶膜和钨体；以及铝接线，形成在所述层间绝缘膜上，并连接至所述导电栓。本发明解决了在F电容器上采用W栓而可能产生的靠近上电极接触的新问题。

公开(公告)号：CN1695248A

公开(公告)日：2005-11-09

申请号：CN03824759.3

申请日：2003-04-15

Applicant: 富士通株式会社

Inventor： 王文生 ,  安藤崇志 ,  彦坂幸信

IPC: H01L27/105 ,  H01L27/04 ,  H01L21/822

CPC classification number: H01L28/65 ,  H01L21/32136 ,  H01L27/11502 ,  H01L27/11507 ,  H01L28/55 ,  H01L28/75

Abstract: 本发明涉及一种半导体装置的制造方法。在形成PLZT膜(30)作为电容器电介质膜的原料膜之后，在PLZT膜(30)上形成上部电极膜(31)。上部电极膜(31)由相互组成不同的2层IrOx膜构成。接着进行对半导体基板(11)的背面的清洗。而且、在上部电极膜(31)上形成Ir粘合膜(32)。此时基板温度在400℃或400℃以上。然后，依次形成作为硬质掩模的TiN膜以及TEOS膜。在这样的方法中，为了形成Ir粘合膜(32)将半导体基板(11)的温度保持在400℃或 400℃以上，所以使背面清洗之后残留在上部电极膜(31)上的碳元素排放到处理室内。由此，提高了之后形成的TiN膜和Ir粘合膜(32)之间的粘附性，使得TiN膜不易发生剥离。

公开(公告)号：CN1957424A

公开(公告)日：2007-05-02

申请号：CN200480043138.4

申请日：2004-06-08

Applicant: 富士通株式会社

Inventor： 彦坂幸信 ,  高松知广 ,  小畑义则

IPC: G11C29/00 ,  G11C11/22 ,  H01L27/105

CPC classification number: G11C11/22 ,  G11C29/50 ,  G11C2029/5002

Abstract: 一种半导体存储装置的检查方法，对于具有使用了铁电电容器的非易失存储器的半导体存储装置的铁电电容器，在以第一极化状态放置了之后，包括：(a)写入与上述第一极化状态相反的第二极化状态的工序；(b)对上述第二极化状态进行放置的工序；(c)读取上述第二极化状态的工序，上述工序(a)的温度或电压比工序(c)的温度或电压低。提供一种能够在短时间内对印迹特性进行评价的半导体存储装置的检查方法。

公开(公告)号：CN1240133C

公开(公告)日：2006-02-01

申请号：CN02141582.X

申请日：2002-09-03

Applicant: 富士通株式会社

Inventor： 彦坂幸信 ,  伊藤昭男 ,  高井一章 ,  齐藤丈靖

IPC: H01L27/10 ,  H01L27/108 ,  H01L21/8239

CPC classification number: H01L27/11509 ,  H01L21/76828 ,  H01L21/76829 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76877 ,  H01L21/76895 ,  H01L27/105 ,  H01L27/11507 ,  H01L28/40

Abstract: 一种半导体器件，其中包括：构成形成于半导体基片中的晶体管的第一和第二杂质扩散区；形成在该半导体基片上的第一绝缘膜；形成在第一杂质扩散区之上的第二绝缘膜中的第一孔；形成在第一孔中并且由金属膜所制成第一导电插塞；形成在第二杂质扩散区之上的第一绝缘膜中的第二孔；第二导电插塞，其形成在第一孔中并且由与金属膜不同的难以氧化的导电材料所制成；以及电容器，其包括连接到第二导电插塞的上表面的下电极、由铁电材料和高电介质材料所形成的绝缘膜以及上电极。