公开(公告)号：CN1695248A

公开(公告)日：2005-11-09

申请号：CN03824759.3

申请日：2003-04-15

Applicant: 富士通株式会社

Inventor： 王文生 ,  安藤崇志 ,  彦坂幸信

IPC: H01L27/105 ,  H01L27/04 ,  H01L21/822

CPC classification number: H01L28/65 ,  H01L21/32136 ,  H01L27/11502 ,  H01L27/11507 ,  H01L28/55 ,  H01L28/75

Abstract: 本发明涉及一种半导体装置的制造方法。在形成PLZT膜(30)作为电容器电介质膜的原料膜之后，在PLZT膜(30)上形成上部电极膜(31)。上部电极膜(31)由相互组成不同的2层IrOx膜构成。接着进行对半导体基板(11)的背面的清洗。而且、在上部电极膜(31)上形成Ir粘合膜(32)。此时基板温度在400℃或400℃以上。然后，依次形成作为硬质掩模的TiN膜以及TEOS膜。在这样的方法中，为了形成Ir粘合膜(32)将半导体基板(11)的温度保持在400℃或 400℃以上，所以使背面清洗之后残留在上部电极膜(31)上的碳元素排放到处理室内。由此，提高了之后形成的TiN膜和Ir粘合膜(32)之间的粘附性，使得TiN膜不易发生剥离。